ПЛИС EMP3032A и подключение SDRAM к нему, вопрос о том, как это реализовать Опции

[soverchenko]

Всем добрый день!
По долгу учебы передо мной встала задача подключения памяти к ПЛИС. В схемотехнике я не силен и хотел бы попросит вашей помощи в реализации этой задачи.
Требуется только соединение элементов на схемотехническом уровне. Заранее благодарю за помощь

[FPGAEASY]

Скорее всего не получится. Что хотите сделать, опишите подробнее. Эта ПЛИС слишком маленькая

[soverchenko]

в курсовой работе требуется реализация телевизионной камеры с накоплением изображения (по данной структурной схеме требуется подключение ПЛИСа к SDRAM)
вот это надо как-то реализовать на уровне подключения контактов

[FPGAEASY]

Кто будет вам делать проект, то сам подберет необходимую ПЛИС, пригодную по функционалу для реализации контроллера SDRAM памяти.
Тем более вам только схему подключения компонентов надо, правильно?

[Джеймс]

в курсовой работе требуется реализация телевизионной камеры с накоплением изображения (по данной структурной схеме требуется подключение ПЛИСа к SDRAM)
вот это надо как-то реализовать на уровне подключения контактов

По долгу учебы встал вопрос о подключении AT90USB646 к ПЛИС EMP 3032A и микросхеме XDE9861
В схемотехнике я не силен, поэтому прошу о помощи. Требуется реализовать подключение на уровне соединения выводов и не более

Я так понял, у Вас там EPM3032 это центральная ПЛИС "на все руки"? Вы смотрите не опозорьтесь, а то кто-нибудь, кто не только слышал слово "ПЛИС", а хоть имеет какое-то представление о характеристиках, спросит "А КАК у вас на весь проект хватило 32 триггера??"
Конкретно по SDRAM - теоретически минимальный голый контроллер SDRAM в нее влезет (у меня был проект контроллера, который помещался в 29 макроячеек PLD).

[soverchenko]

Я так понял, у Вас там EPM3032 это центральная ПЛИС "на все руки"? Вы смотрите не опозорьтесь, а то кто-нибудь, кто не только слышал слово "ПЛИС", а хоть имеет какое-то представление о характеристиках, спросит "А КАК у вас на весь проект хватило 32 триггера??"
Конкретно по SDRAM - теоретически минимальный голый контроллер SDRAM в нее влезет (у меня был проект контроллера, который помещался в 29 макроячеек PLD).

спасиибо за совет)


Сообщение отредактировал soverchenko - May 13 2012, 09:44

[MishaN]

Посмотрите PLD MachXO2 от Lattice вместо CPLD...
RefDesign для SDRAM controller
http://www.latticesemi.com/products/intell...amcontrolle.cfm
http://www.latticesemi.com/products/intell...rollerforis.cfm