примитивная последовательная - это подразумевается триггер/защелка? какие функции можно будет реализовать на FPGA, содержащей только такие элементы и не содержащие комбинаторную логику? могу предположить, что линии задержки - такие элементы есть, применяются в высокочастотной технике, но их не называют FPGA
если этот вопрос вызван каким-то академическим интересом - то у Актеловских ProASIC-ов и их производных iglo, fusion логические элементы (как-то не могу написать вентили) могут быть сконфигурены в триггер/защелку без логики (VersaTile), то есть в некотором приближении и усилиях это будет ПЛИС без комбинаторной логики
upd: и в остальных ПЛИС можно сконфигурировать ячейки так, что комбинаторная логика не будет использоваться, то есть входы/выходы ячейки будут подключены к последовательной логике только (просто у проазиков это штатный режим - если нужен триггер - нужно потратить одну ячейку)
|