Cortex-M3 + Altera (StratixIV, ...), Кто-нибудь работал с такой конфигурацией? Опции

[Kopart]

Подскажите по своему опыту:
- Есть в природе что-то подобное evaluation board для такой конфигурации
- Есть ли у кого оценка площади Cortex-M3 в StratixIV или в другой FPGA Altera

Или кто уже работал с Cortex-M3 напишите о своем опыте.

Нужно правильно выбрать develepment board со StratixIV (или ...) , чтобы туда влезла существенная DSP часть и в последствии сам Cortex-M3.

Сообщение отредактировал NiOS - Jun 16 2013, 16:50

[DASM]

А дизайн пересмотреть нельзя ? Циклон5 не катит ? И почему если софт-ядро, то именно кортекс ?

[Kopart]

А дизайн пересмотреть нельзя ? Циклон5 не катит ? И почему если софт-ядро, то именно кортекс ?

Там в большей степени завязка на dev board.
Походу ничего c FPGA + Cortex-M3 не существует.
Поэтому буду искать готовую плату, чтобы там была серьезная по объему FPGA и выведены контактный площадки для подключения к пинам. Что-то вроде этого Stratix IV H40 ASIC Prototyping Board.
Я некоторое время не следил за последними ПЛИС у Альтера. До этого работал со Стратикс2.

Cortex-М3 выбран жестко, а вот Ария5, Циклон5 или Стратикс4 - тут можно выбирать.

Они сейчас чем отличаются по производительности, архитектуре блоков? Если не учитывать более тонкий процесс в 5 серии.
Те хочется найти компромисс по цене, не пострадав в производительности и взять по-больше размер, чтобы был запас.

Как сейчас насчет доступности плат на основе Циклон5 в Питере? Нужна такая простая платка без всякой обвязки, чтобы ее подключить к плате Кортексом поначалу. А потом перенести Кортекс во внутрь FPGA.

По площади надо то, во что влезет один Кортекс-М3 и DSP часть (которая в StratixII занимала 2/3 максимального чипа EP2S180)

[DASM]

не понял, зачем переносить то кортекс, он же в Е серии циклона встроен железно. А кору арма сами писать будете, или лицензия? с доступнстью все хорошо должно быть, у нас же Эфо. Хотя и диджикей неплохо шлет .

[Flood]

А что, существует софтовое ядро Cortex-M3 для применения в ПЛИС? Кроме моделей для прототипирования чипов.

[Shivers]

Специально для ПЛИС писанное - только М1, но все кортесовские ядра от М0 до М4 прекрасно ложатся в ПЛИС (80-100МГц в 3м стратиксе у вас должно получиться). Проблема только с констрейнами, но если ядро купленное, все самое важное там есть в гайде: клоки, сбросы, малтисайклы и т.д. FMAX, как водится, будет держать память. Если свой контроллер памяти напишите, а не из SDK, то может еще мегагерц 20 выжмете.
В любом случае, прежде чем покупать ПЛИС, попробуйте развести так. А то купите, а потом периферия какаянибудь не влезет )

[Kopart]

не понял, зачем переносить то кортекс, он же в Е серии циклона встроен железно. А кору арма сами писать будете, или лицензия? с доступнстью все хорошо должно быть, у нас же Эфо. Хотя и диджикей неплохо шлет .

Вы путаете с Cortex-A9, который значительно производительней. А софт-коре на логике есть только для М1, как уже написали.

Специально для ПЛИС писанное - только М1, но все кортесовские ядра от М0 до М4 прекрасно ложатся в ПЛИС (80-100МГц в 3м стратиксе у вас должно получиться). Проблема только с констрейнами, но если ядро купленное, все самое важное там есть в гайде: клоки, сбросы, малтисайклы и т.д. FMAX, как водится, будет держать память. Если свой контроллер памяти напишите, а не из SDK, то может еще мегагерц 20 выжмете.
В любом случае, прежде чем покупать ПЛИС, попробуйте развести так. А то купите, а потом периферия какаянибудь не влезет )

Если бы было ядро я бы не спрашивал сколько оно занимает в ПЛИС.
Само ядро М3 в ПЛИС это уже вторая задача.
Основная задача совместить и проверить DSP часть с внешним процессором Кортекс-М3. (Еще надо проверить как из внешнего Кортекса управлять по APB или AHB-Lite нашей DSP частью через пины чипа Кортекса и FPGA).
Но все равно надо расчитывать, чтобы ядро Кортекс-М3 тоже влезло в FPGA.

Кто может пояснить существенные различия по площади/производительности между CycloneV-StratixIV есть?
Кто сравнивал и разбирался как там LUT устроены. Или там всё подобно, только разница в количестве памяти/умножителей/трансиверов.


2. Так что никто Cortex-M3 не разводил? Не могу найти нигде хоть примерный оценки сколько оно занимает LUTs/eLEs

[Shivers]

Так а вы у арма напрямую и спросите, у них должна быть подробная инфа по ядрам. Более того, они вам с радостью ответят во всех подробностях: их рынок в РФ очень сильно расширился за последние года три.

Еще важный момент: ядро кортеса при покупке имеет опции, к примеру - отдельно оплачивается покупка ЕТМ, отдельно FPU, и т.д. - они тоже прилично места занимают. Так что выберите подходящую вам конфигурацию, что будете покупать, и задайте вопрос напрямую авторам.

Что касается различий стратикс/циклон, то разницу стоит ожидать не в LUT/LE, а в IO - стратиксы традиционно предназначались для Hi-speed интерфейсов и dsp применений, а циклон это low-cost сегмент. Так еще на вскидку, касательно LE/LUT - вроде у какихто стратиксов Д-триггеры с асинхронными сбросами были, а в циклонах такого нет. Ну и опять же - умножители, память .. больше разницы нет, вроде.

[DASM]

Кстати если достаточно Кортекса М3 можно имхо на SmartFusion2 глянуть - у них структура ячейки стала наконец "как у всех", ( Кортекс М3 166 Мгц есть) гигабитные трансиверы и прочее тоже на борту. Правда частота не особо.

[Kopart]

Кстати если достаточно Кортекса М3 можно имхо на SmartFusion2 глянуть - у них структура ячейки стала наконец "как у всех", ( Кортекс М3 166 Мгц есть) гигабитные трансиверы и прочее тоже на борту. Правда частота не особо.

Это я знаю. Но хочется остаться в рамках нормального софта от Альтеры 8)

[DASM]

Кстати а чем ЛибероSOC ненормален ? Я правда с ним еще недельку тольку, до того работал с Quartus 11. Либеро понравился больше.
У смартфужена кстати интересный механизм зашаривания DDR между fabric и процем. Собственно я еще не очень разобрался, но насчитал четыре различных вариантов, и по AHB и без нее..

[Kopart]

Кстати а чем ЛибероSOC ненормален ? Я правда с ним еще недельку тольку, до того работал с Quartus 11. Либеро понравился больше.
У смартфужена кстати интересный механизм зашаривания DDR между fabric и процем. Собственно я еще не очень разобрался, но насчитал четыре различных вариантов, и по AHB и без нее..

Я его видел тогда, когда он еще от ISE ничем не отличался.
Ну вы же сами написали, что Actel хуже по производительности.

[DASM]

По производительности Fabric - да, хотя я пока и не очень понимаю насколько именно. У него 4 LUT - менее 1 нс, все что понял пока. А вот АРМ вряд ли у Вас получится софтварный на 166 Мгц запустить просто так с кешами (4 - way)

[Flood]

все кортесовские ядра от М0 до М4 прекрасно ложатся в ПЛИС (80-100МГц в 3м стратиксе у вас должно получиться). Проблема только с констрейнами, но если ядро купленное, все самое важное там есть в гайде

Лицензии продаются только для использования в ASIC'ах (с роялти) и прототипированием в ПЛИСах, или же можно купить ядро для конечного применения в ПЛИС?

[Shivers]

Лицензии продаются только для использования в ASIC'ах (с роялти) и прототипированием в ПЛИСах, или же можно купить ядро для конечного применения в ПЛИС?

Насколько мне известно, лицензия продается на выпуск одной конкретной микросхемы (ASIC) с последующими багфиксами. Как вы будете ее прототипировать, не важно. Но если решите поменять, к примеру, периферию - это требует покупки дополнительной лицензии.

По поводу софт ядер для ПЛИС, то это только М1, который бесплатно распостраняется для ВУЗов. М0 также распостраняется в ВУЗах, но на нем студентов учат синтезу и топологии, в интернете доступны лабораторки с обучением на М0 по маршруту cadence и synopsys. Речь идет об американских ВУЗах ессно )
Ядра М3 и М4 предназначены только для ASIC и имеют модульную структуру, как писал выше. Отдельно для ПЛИС их не купишь, но засунуть в макет проблем не возникнет. В комплект поставок входят качественные гайды с описанием всех необходимых констрейнов для синтеза, а также скрипты для синтеза по 130 и 180нм тех. процессу (очень шустрые библиотеки tsmc сделанные для ARM, в базовую лицензию не входят). Еще, дается SDK и тестбенч для верификации (вроде, входит в базовую лицензию).

Это не на правах рекламы, просто удалось как следует пощупать много армовских ядер, включая кортесы

[Kopart]

Это не на правах рекламы, просто удалось как следует пощупать много армовских ядер, включая кортесы

Так может у вас есть оценки или понимание какая площадь нужна Cortex-M3 в ПЛИС.
Так нигде и не нашел, а спросить про площадь в ПЛИС у того- кто предоставляет ядро не возможно.

[DASM]

"только М1, который бесплатно распостраняется для ВУЗов. М0 также распостраняется в ВУЗах, но на нем студентов учат синтезу и топологии, в интернете доступны лабораторки с обучением на М0 по маршруту cadence и synopsys. Речь идет об американских ВУЗах ессно )" А что из этого можно найти в Инете в образовательных целях ессно ? Не довелось учиться в американском ВУЗе увы.

Методом дедукции - Кортекс М0 - 12000 sys gates (из 500.000 в Xilinx S3E500) всего лишь. M1 - 4500-7000 tiles в Actel. Tile в нем простой, я насчитал 17 gates http://www.actel.com/kb/article.aspx?id=SL1007
По M3 - по площади кристалла можно глянуть http://www.microsemi.com/images/soc/produc...vice_layout.jpg (MSS+DDR - это оно, остальная площадь - это ФПГА на 50 000 лог блоков)
Вообщем немного занимает.

[Kopart]

"только М1, который бесплатно распостраняется для ВУЗов. М0 также распостраняется в ВУЗах, но на нем студентов учат синтезу и топологии, в интернете доступны лабораторки с обучением на М0 по маршруту cadence и synopsys. Речь идет об американских ВУЗах ессно )" А что из этого можно найти в Инете в образовательных целях ессно ? Не довелось учиться в американском ВУЗе увы.

Методом дедукции - Кортекс М0 - 12000 sys gates (из 500.000 в Xilinx S3E500) всего лишь. M1 - 4500-7000 tiles в Actel. Tile в нем простой, я насчитал 17 gates http://www.actel.com/kb/article.aspx?id=SL1007
По M3 - по площади кристалла можно глянуть http://www.microsemi.com/images/soc/produc...vice_layout.jpg (MSS+DDR - это оно, остальная площадь - это ФПГА на 50 000 лог блоков)
Вообщем немного занимает.

Площадь М3 приводится у АРМ в АСИК
Cortex-M3 Performance Estimates: 0.13µm
Central Core 0.166mm2
Processor 0.302mm2 (Includes central core, NVIC, bus matrix and debug)

И по кортекс-М1 есть данные у Альтеры
Cyclone III -6 2,600(Logic Elements) 100 MHz
cortex-m1

Но сложно на этой базе оценить М3 в ПЛИС, он производительней.

[EugeneS]

Подскажите по своему опыту:
- Есть в природе что-то подобное evaluation board для такой конфигурации
- Есть ли у кого оценка площади Cortex-M3 в StratixIV или в другой FPGA Altera

Или кто уже работал с Cortex-M3 напишите о своем опыте.

Нужно правильно выбрать develepment board со StratixIV (или ...) , чтобы туда влезла существенная DSP часть и в последствии сам Cortex-M3.

А так, чтобы тупо посмотреть в Altera Product Catalog?

ARM-MPS Gleichmann Electronics Stratix III + ARM Cortex-M3

Правда Stratix III...