Проверка ПЛИС altera на работоспособность, c помощью программатора с jtag и quartus Опции

[mav1]

Доброго времени суток, уважаемые.

Подскажите новичку (абсолютному) как можно проверить ПЛИС Altera cyclone на работоспособность (есть подозрение, что она вышла из строя).

Вкратце, имеется китайский программатор для альтеры, купленный на алиэкспрессе, с разъемом JTAG, и тестовая плата (на том же али купленная) с Altera cyclone. Прочитав статью в интернете, я установил себе quartus и с помощью данной статьи примерно понял, как написать простейший код и прошить плис-ку. Однако не нашел в интернете информацию, как без прошивания можно проверить, работоспособна ли ПЛИС (например, с помощью того же квартуса). Затереть ту прошивку, что сейчас есть на плис, я не могу (она нужна). Мне нужно только проверить, рабочая ли плиска, не спалена ли.

Подскажите, как это можно сделать.

[BackEnd]

Опишите проблему более подробно.
Укажите официальные наименования для демоплаты, ПЛИС, программатора, версию ПО.
Без использования программатора никак, если на демоплате не предусмотрена тестовая прошивка для мигания чем-нибудь.
Текущую прошивку можно сохранить, а потом вернуть обратно.
Почему считаете, что с ПЛИС что-то не так?

Сообщение отредактировал BackEnd - Aug 27 2016, 19:13

[iosifk]

Доброго времени суток, уважаемые.

Подскажите новичку (абсолютному) как можно проверить ПЛИС Altera cyclone на работоспособность (есть подозрение, что она вышла из строя).

Вкратце, имеется китайский программатор для альтеры, купленный на алиэкспрессе, с разъемом JTAG, и тестовая плата (на том же али купленная) с Altera cyclone.

Есть FPGA и есть CPLD. Первые загружаются при каждом включении, вторые программируются и держат конфигурацию и после выключения.
Таким образом, если говорить о "Altera cyclone", то это FPGA и для нее прошивка где-то должна храниться. Следовательно при очередном включении туда будет загружена штатная прошивка... А Вы в любой момент времени можете через JTAG загрузить туда любую другую прошивку...

[Александр77]

В самой плис "прошивка" не хранится. Можно создать простейший проект с использованием PLL, сделать скажем два-три сигнала с разными частотами, назначить вывода, скомпилированный sof-файл залить через jtag и проверить на соответствие. Так можно проверить почти все вывода (да хоть хором их назначить).

[iosifk]

Так можно проверить почти все вывода (да хоть хором их назначить).

Чтобы проверять "все вывода" (??) вовсе проект не нужен. Для этого есть сканирование по JTAG...

[eugen_pcad_ru]

Программатор подключИте и в квартусе попробуйте найти плис. для начала хватит.
0

[one_eight_seven]

Есть FPGA и есть CPLD. Первые загружаются при каждом включении, вторые программируются и держат конфигурацию и после выключения.

Кстати, всегда удивляло это деление. Ведь на самом деле оно другое - по структуре минимальных элементов. И есть FPGA с энергонезависимой памятью, где хранится конфигурация. И их ошибочно называют CPLD, причём, это локальное явление, и мне кажется, что от недостатка образования.

[BackEnd]

И есть FPGA с энергонезависимой памятью, где хранится конфигурация.

Типа Xilinx Spartan-3AN, где FPGA и ПЗУ в одном корпусе?

Сообщение отредактировал BackEnd - Aug 28 2016, 12:44

[mav1]

Программатор подключИте и в квартусе попробуйте найти плис. для начала хватит.
0

Подскажите, как в квартусе "найти плис" ))

Для этого есть сканирование по JTAG...

Подскажите, пожалуйста, как можно выполнить такое сканирование в квартусе (или еще как)

[Corvus]

Раздел Configure the FPGA in JTAG Mode
Стр. 14-16

Прикрепленные файлы

 DE1_SoC_User_manual_ref.pdf ( 7.62 мегабайт ) Кол-во скачиваний: 32

 

[iosifk]

Подскажите, пожалуйста, как можно выполнить такое сканирование в квартусе (или еще как)

Давайте поговорим по скайпу... Буквами долго и лень...

[mav1]

Давайте поговорим по скайпу... Буквами долго и лень...

Благодарю, конечно, за такое предложение, но у меня интернет канал, мягко говоря, очень очень очень слабый...может хотя бы примерно объясните или скриншоты какие можете кинуть?

[iosifk]

Благодарю, конечно, за такое предложение, но у меня интернет канал, мягко говоря, очень очень очень слабый...может хотя бы примерно объясните или скриншоты какие можете кинуть?

Статьи у меня на сайте...
И ищите кафе с бесплатным Wi-Fi...

[sonycman]

Типа Xilinx Spartan-3AN, где FPGA и ПЗУ в одном корпусе?

Типа той же альтеровской MAX10 - fpga + flash.

[Maverick]

Типа той же альтеровской MAX10 - fpga + flash.

у мах10 есть хардовый ниос

[sonycman]

у мах10 есть хардовый ниос

Откуда хардовый? Это софт процессор.
И не только для MAX10.

[Stewart Little]

у мах10 есть хардовый ниос

Что это было???

[Kuzmi4]

2 Stewart Little:
а не подскажете - есть ли в планах хардовый ниос?
нашёл только вот это: FAQ — Hard Processors

[ViKo]

Так точно, в Cyclone V есть хардовый Cortex A9. Чего уж хотеть лучшего?

[Stewart Little]

2 Stewart Little:
а не подскажете - есть ли в планах хардовый ниос?

Мне о таких планах неизвестно.
Но есть подозрение, что вряд ли.
Например, даже в аппаратных контроллерах внешней памяти (Hard Memory Controller, HMC), секвенсор, который выполнен на NiosII и занимается калибровкой, все равно реализуется как soft core.

[Kuzmi4]

2 ViKo
иногда танк не нужен

2 Stewart Little
спасибо

[makc]

2 ViKo
иногда танк не нужен

Тогда смотрите в сторону SmartFusion2 от Microsemi. Хорошая альтернатива NIOS/Altera.

[Stewart Little]

Мне о таких планах неизвестно.
Но есть подозрение, что вряд ли.
Например, даже в аппаратных контроллерах внешней памяти (Hard Memory Controller, HMC), секвенсор, который выполнен на NiosII и занимается калибровкой, все равно реализуется как soft core.

Кстати, ничего новее вот этого сообщения от, ЕМНИП, 2007 года, мне не попадалось:
Altera and Synopsys Collaborate to Make Nios II Processor Core Available for ASIC Designs
Но воз, как говорится, и ныне там...

[Kuzmi4]

2 makc
спасибо

2 Stewart Little
я натыкался где то, что у Synopsis-а таки есть корка ниосовская для ASIC-ов, но судя по всему эта тема не есть популярна

[goodsoul]

2 makc
спасибо

2 Stewart Little
я натыкался где то, что у Synopsis-а таки есть корка ниосовская для ASIC-ов, но судя по всему эта тема не есть популярна

На самом деле были прецеденты покупки исходников NIOS II у альтеры и выпекания своих ASIC на его основе. Но синопсис был не в состоянии ничем помочь - как я понял, они на эту тему забили.

[Stewart Little]

На самом деле были прецеденты покупки исходников NIOS II у альтеры и выпекания своих ASIC на его основе. Но синопсис был не в состоянии ничем помочь - как я понял, они на эту тему забили.

Я ниосовские исходники могу предоставить прямо сейчас
Только к хардовой реализации это прямого отношения не имеет. Вопрос-то, насколько я понял, был в том, будет ли сама Altera выпускать чипы с аппаратным ниосом.

[Kuzmi4]

..Вопрос-то, насколько я понял, был в том, будет ли сама Altera выпускать чипы с аппаратным ниосом.

Именно.
M3 в SmartFusion2 выглядит интересно, не такой танк как A9

[sonycman]

Именно.
M3 в SmartFusion2 выглядит интересно, не такой танк как A9

А чем Nios не устраивает, по сравнению с кортексом-м3?

[Kuzmi4]

глобально, Nios2 устраивает / "раздавать патроны", простенькие софтовые движки .. /, интересовали перспективы именно хардового варианта lightweight проца.

[Leka]

перспективы именно хардового варианта lightweight проца

Имхо, такой вариант нелогичен, тк легковесным получится только при отсутствии периферии.
Хардовый вариант логичен для SoC, но не для отдельного проца.

16-разрядный софтовый проц может занимать ~200 ЛЕ (без периферии), c быстродействием ~150 MIPS. Исходник на Верилоге выкладывал в "своих процессорах".

Сообщение отредактировал Leka - Aug 31 2016, 19:55