Синтез в данном случае не уместен. Разве что условный.
для того, что бы написать хороший rtl необходимо иметь хотя бы общее представление о составе библиотечных элементов.
Первое, что необходимо сделать- поставить человеческий симулятор(Active-HDL
|| Fpga adv+modelsim), и отладить проект без использования архитектурно-зависимых составляющих
(создать коллекцию тестовых последовательностей, с максимально возможным покрытием логики).
Далее синтез - synplify_asic, design compiler или leonardo spectrum. C последним мы не сошлись характерами, design compiler - крутая штука(по моему, в последнее время только под linux), и наконец synplify asic - с ним я почти на "ты", чего и вам рекомендую(как говорицца - проще некуда).
Для синтеза необходимы технологические библиотеки: a) можно взять первые попавшиеся, к примеру из поставляемых в комплекте с синтезатором;
дожидаться своих.
Для вас, сейчас единственная задача - сделать синтезируемый rtl и отладить его, больше нечего т.к. руки связаны отсутствием библиотек.
Шаги создания ИС, переход "verilog описание" -> "размещение на кристал
May 23 2006, 07:31
)
), поэтому поместил в самую близкую к ИС, как мне показалось.