реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> Непонятки с PADS Layout, Проблемы с трасссировкой
shasik
сообщение Mar 1 2007, 17:58
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 319
Регистрация: 3-09-05
Из: Беларусь, Новополоцк
Пользователь №: 8 188



1. При проверке зазоров в PADS Layout с помощью Verify Design генерятся ошибки. В принципе ничего удивительно нет, но просто если бы указанная в хелпе иерархия правил работала, то по идее ошибок не должно было быть. Т.е. пока не изменишь clearance для default'а генерит ошибки, правила и для класса, и для компонента как-будто не существуют (даже pad-pad clearance компонента со спецправилами не работатют). Возникает вопрос: а зачем они тогда вообще нужны, неужели понты? Или такая особенность Verify Design? Но и динамическая трассировка не доводит цепи из-зи нарушения правил зазоров.

2. Развожу DGND. Топология выбрана minimized. А PADS Layout, как впрочем и в Router упорно выбирают два-три компонента, к которым и подключают все цепи DGND. Например, для двух ног микрухи, стоящих рядом или чере одну, вместо прямого соединения выводит две длинющие цепи через всю плату и цепляется в экрану кварца. Почему? Зачем? Разводишь в ручную, так он не дает соединить эти ноги напрямую, мол нарушение правил. Отключаешь проверку правил -> разводишь -> включаешь проверку -> проверяешь -> все хорошо ошибок нет (по крайней мере здесь). В чем прикол? Такое же получается и для некоторых других цепей. Думал собака зарыта в настройке пинов при создании посадочного места: менял тип на GND, Undef, Load и т.д. - результат тот же. Глюк или я дурак?
Go to the top of the page
 
+Quote Post
fill
сообщение Mar 2 2007, 15:20
Сообщение #2


Гуру
******

Группа: Модераторы
Сообщений: 4 361
Регистрация: 17-08-04
Из: КП Две Поляны
Пользователь №: 512



Цитата(shasik @ Mar 1 2007, 17:58) *
1. При проверке зазоров в PADS Layout с помощью Verify Design генерятся ошибки. В принципе ничего удивительно нет, но просто если бы указанная в хелпе иерархия правил работала, то по идее ошибок не должно было быть. Т.е. пока не изменишь clearance для default'а генерит ошибки, правила и для класса, и для компонента как-будто не существуют (даже pad-pad clearance компонента со спецправилами не работатют). Возникает вопрос: а зачем они тогда вообще нужны, неужели понты? Или такая особенность Verify Design? Но и динамическая трассировка не доводит цепи из-зи нарушения правил зазоров.

2. Развожу DGND. Топология выбрана minimized. А PADS Layout, как впрочем и в Router упорно выбирают два-три компонента, к которым и подключают все цепи DGND. Например, для двух ног микрухи, стоящих рядом или чере одну, вместо прямого соединения выводит две длинющие цепи через всю плату и цепляется в экрану кварца. Почему? Зачем? Разводишь в ручную, так он не дает соединить эти ноги напрямую, мол нарушение правил. Отключаешь проверку правил -> разводишь -> включаешь проверку -> проверяешь -> все хорошо ошибок нет (по крайней мере здесь). В чем прикол? Такое же получается и для некоторых других цепей. Думал собака зарыта в настройке пинов при создании посадочного места: менял тип на GND, Undef, Load и т.д. - результат тот же. Глюк или я дурак?


1. Зазоры всегда берутся по максимальному значению. Т.е надо ставить не от большего к меньшему, а от меньшего к большему. Default - минимум. Дальше увеличение.
2. Без проекта непонятно, что там наделано (в правилах).


--------------------
Чем больше познаю, тем больше понимаю ... насколько мало я все таки знаю.

www.megratec.ru
Go to the top of the page
 
+Quote Post
Andreas1
сообщение Mar 2 2007, 15:59
Сообщение #3


Местный
***

Группа: Свой
Сообщений: 446
Регистрация: 12-03-06
Из: Москва
Пользователь №: 15 142



Цитата
2. Без проекта непонятно, что там наделано (в правилах).

Fill, у меня очень похожая картина. PCB импортирую из PCAD, правила только default, периодически не дает в интерактивном режиме подсоединить трассу к паду. Clearance violation, и непонятно почему. Или отключаю DRC, или иногда получается соединить 2 трассы от падов посередине. Где копать???
Go to the top of the page
 
+Quote Post
fill
сообщение Mar 2 2007, 16:12
Сообщение #4


Гуру
******

Группа: Модераторы
Сообщений: 4 361
Регистрация: 17-08-04
Из: КП Две Поляны
Пользователь №: 512



Цитата(Andreas1 @ Mar 2 2007, 15:59) *
Цитата
2. Без проекта непонятно, что там наделано (в правилах).

Fill, у меня очень похожая картина. PCB импортирую из PCAD, правила только default, периодически не дает в интерактивном режиме подсоединить трассу к паду. Clearance violation, и непонятно почему. Или отключаю DRC, или иногда получается соединить 2 трассы от падов посередине. Где копать???


Плату мне пришлите, с указанием проблемного места, посмотрю и отвечу в чем проблема.
fill@megratec.ru


--------------------
Чем больше познаю, тем больше понимаю ... насколько мало я все таки знаю.

www.megratec.ru
Go to the top of the page
 
+Quote Post
Andreas1
сообщение Mar 2 2007, 16:41
Сообщение #5


Местный
***

Группа: Свой
Сообщений: 446
Регистрация: 12-03-06
Из: Москва
Пользователь №: 15 142



Цитата
Плату мне пришлите, с указанием проблемного места, посмотрю и отвечу в чем проблема.
fill@megratec.ru

Увы, развел, перебросил обратно в PCAD и прибил. Тогда и мысли не было, что кто-то поможет.
Когда разберетесь с shasik, сообщите в чем было дело, pls. Может у меня в этом было дело, и в следующий раз не буду вас тревожить.
Go to the top of the page
 
+Quote Post
Uree
сообщение Mar 2 2007, 17:25
Сообщение #6


Знающий
******

Группа: Свой
Сообщений: 5 223
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



Цитата(fill @ Mar 2 2007, 14:20) *
1. Зазоры всегда берутся по максимальному значению. Т.е надо ставить не от большего к меньшему, а от меньшего к большему. Default - минимум. Дальше увеличение.


Даже так? А где логика? Не понимаю... Всегда думал, что должно быть наоборот.
Go to the top of the page
 
+Quote Post
fill
сообщение Mar 2 2007, 17:58
Сообщение #7


Гуру
******

Группа: Модераторы
Сообщений: 4 361
Регистрация: 17-08-04
Из: КП Две Поляны
Пользователь №: 512



Цитата(Uree @ Mar 2 2007, 17:25) *
Цитата(fill @ Mar 2 2007, 14:20) *

1. Зазоры всегда берутся по максимальному значению. Т.е надо ставить не от большего к меньшему, а от меньшего к большему. Default - минимум. Дальше увеличение.


Даже так? А где логика? Не понимаю... Всегда думал, что должно быть наоборот.


Читайте внимательно тренинг по PADS, раздел 5.

в оригинале:

Despite this order of precedence, larger clearance values take priority over smaller
ones. For example, a default clearance of 50 mils would take precedence over a
higher level net clearance of 10 mils.

тоже самое в переводе тренинга:

Вне зависимости от приоритета правила, большие значения зазоров заменяют
меньшие. Например, если по умолчанию задан зазор в 50 mils, а в правиле для
цепей, имеющем высший приоритет, по сравнению с правилом по умолчанию,
указан зазор в 10 mils, то будет использоваться зазор в 50 mils.

Мы же часто исходим из обратного (например в ExpeditionPCB я поступаю так) нормальный зазоры по все плате и только в узких местах (например BGA) уменьшение зазоров.


--------------------
Чем больше познаю, тем больше понимаю ... насколько мало я все таки знаю.

www.megratec.ru
Go to the top of the page
 
+Quote Post
Uree
сообщение Mar 2 2007, 18:34
Сообщение #8


Знающий
******

Группа: Свой
Сообщений: 5 223
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



Т.е. если в общем плата делается по достаточно большим величинам ширины трасс и зазоров, но в паре мест платы встречаются "тонкие" места(тот же BGA корпус, для которого нужно задать трассы поуже, зазоры поменьше, переходные другого типа...), то мне придется, следуя логике работы с правилами, по умолчанию описать самые "тонкие" места, а потом, для всего оставшегося, индивидуально задать все "покрупнее"?

Цитата
...в правиле для цепей, имеющем высший приоритет


- ведь если он действительно высший, то именно такое правило и должно использоваться? Если не так - то я заблудился в логике вообще, и логике иерархии правил ПАДСа в частностиsmile.gif
Go to the top of the page
 
+Quote Post
fill
сообщение Mar 2 2007, 18:37
Сообщение #9


Гуру
******

Группа: Модераторы
Сообщений: 4 361
Регистрация: 17-08-04
Из: КП Две Поляны
Пользователь №: 512



Цитата(Uree @ Mar 2 2007, 18:34) *
Т.е. если в общем плата делается по достаточно большим величинам ширины трасс и зазоров, но в паре мест платы встречаются "тонкие" места(тот же BGA корпус, для которого нужно задать трассы поуже, зазоры поменьше, переходные другого типа...), то мне придется, следуя логике работы с правилами, по умолчанию описать самые "тонкие" места, а потом, для всего оставшегося, индивидуально задать все "покрупнее"?


Да получается , что так. Приоритет распространяется на все кроме зазоров.


--------------------
Чем больше познаю, тем больше понимаю ... насколько мало я все таки знаю.

www.megratec.ru
Go to the top of the page
 
+Quote Post
Uree
сообщение Mar 2 2007, 18:41
Сообщение #10


Знающий
******

Группа: Свой
Сообщений: 5 223
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



DRC пока в нем не пользовал, а вот насчет тго по каким правилам работает - есть наблюдение, но надо проверить и уточнить. Вроде он делал и с "правильной" логикой(все толстое, а в нужных местах тонкое). НО - сейчас утверждать не буду - надо проверить.
Go to the top of the page
 
+Quote Post
shasik
сообщение Mar 3 2007, 02:35
Сообщение #11


Местный
***

Группа: Свой
Сообщений: 319
Регистрация: 3-09-05
Из: Беларусь, Новополоцк
Пользователь №: 8 188



Вылечил следующим образом: с нуля сделал экпорт из PADS Logic (правила задавал здесь) в новый Layout. Заново все расставил, теперь все вроде-бы как и хотелось. Т.е. ничего нового не добавил и не удалил. Все тоже самое. Считаю это просто очень неприятным глюком PADS'а. Как-то не хочется в случае чего начинать все сначала.

По поводу проверки правил в Layout: он, оказывается, учитывает не все правила, некоторые работают только в Router, кажется...
Go to the top of the page
 
+Quote Post
Fellow
сообщение Mar 3 2007, 17:09
Сообщение #12


Частый гость
**

Группа: Участник
Сообщений: 90
Регистрация: 29-06-05
Пользователь №: 6 404



Цитата(fill @ Mar 2 2007, 18:37) *
Цитата(Uree @ Mar 2 2007, 18:34) *

Т.е. если в общем плата делается по достаточно большим величинам ширины трасс и зазоров, но в паре мест платы встречаются "тонкие" места(тот же BGA корпус, для которого нужно задать трассы поуже, зазоры поменьше, переходные другого типа...), то мне придется, следуя логике работы с правилами, по умолчанию описать самые "тонкие" места, а потом, для всего оставшегося, индивидуально задать все "покрупнее"?

Да получается , что так. Приоритет распространяется на все кроме зазоров.

Приоритеты, указанные в инструкциях, распространяются и на правила зазоров. Как известно, зазор измеряется для пары элементов. Вот на каждый элемент и действует приоритет иерархии. Если, скажем, на площадку распространяется дефолтное правило, а на трассу правило для ее цепи, то берутся зазоры Pad to Trace из двух таблиц и находится максимум. Так что дефолтное правило одного объекта может перебить правило для цепи другого объекта, если значение зазора в нем больше. Разница с Expedition в том, что там правила всегда задаются для пары объектов, а здесь для каждого. В PADS можно использовать Conditional Rules, чтобы получить примерно ту же картину.

В Layout не поддерживаются правила для Decals & Components, здесь они только задаются для Router.
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 23rd July 2025 - 13:15
Рейтинг@Mail.ru


Страница сгенерированна за 0.01483 секунд с 7
ELECTRONIX ©2004-2016