Vim+VHDL tags, Как работать с тегами? Опции

[Angel]

Для редактирования кода я пользуюсь VIM под Windows . Для работы с тегами Verilog использую Ctags. А он не понимает VHDL.
Поделитесь опытом, как работать с VHDL тегами в VIM.

[andrew_b]

Поделитесь опытом, как работать с VHDL тегами в VIM.

Я никак. Может, я чего в этой жизни пропустил?

[makc]

Для редактирования кода  я пользуюсь VIM под Windows . Для работы с тегами Verilog использую Ctags. А он не понимает VHDL.
Поделитесь опытом, как работать с VHDL тегами в VIM.

man ctags

Tag VHDL files (this example is a single long line,
broken here for formatting reasons):
--language=none --regex='/[ \t]*\(ARCHITECTURE\|\
CONFIGURATION\) +[^ ]* +OF/' --regex='/[ \t]*\
\(ATTRIBUTE\|ENTITY\|FUNCTION\|PACKAGE\( BODY\)?\
\|PROCEDURE\|PROCESS\|TYPE\)[ \t]+\([^ \t(]+\)/\3/'

[Angel]

Tag VHDL files (this example is a single long line,
broken here for formatting reasons):
--language=none --regex='/[ \t]*\(ARCHITECTURE\|\
CONFIGURATION\) +[^ ]* +OF/' --regex='/[ \t]*\
\(ATTRIBUTE\|ENTITY\|FUNCTION\|PACKAGE\( BODY\)?\
\|PROCEDURE\|PROCESS\|TYPE\)[ \t]+\([^ \t(]+\)/\3/'

У меня не получается
Может под Windows надо по другому задавать эту строку?