реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> Avalon MM vs Wishbone, реализация access violation для Avalon(+)
des00
сообщение Oct 22 2008, 04:24
Сообщение #1


Вечный ламер
******

Группа: Модераторы
Сообщений: 7 248
Регистрация: 18-03-05
Из: Томск
Пользователь №: 3 453



Добрый день господа!

Давно интересовал вот такой вопрос.

Есть у меня система в которой реализован механизм адрессации виртуальной памяти и менедежер который отображает вирт. адресс на физический адресс.

В случае если физический адресс указывает на запрещенную для доступа область памяти, мастеру, который сфоримровал запрос, нужно выдать accec violation, что бы он сбросил транзакцию. Для этого в Wishbone системе я использую сигналы подтверждения err_i/err_o. Как в таком случае поступают в Avalon MM системе ?

Т.к. в документе mnl_avalon_spec.pdf об этом ни слова, есть конечно сигнал прерывания от слейва, но это как то не кашерно использовать. Ведь это личное дело конкретного мастера. А не всей системы.

Мне интересна замена самописного основного Wishbone CPU на NIOS, и хочу для этого оценить во что мне встанет переделка интерконнекта crossbar switch 4х4 %)

Спасибо.


--------------------
Go to the top of the page
 
+Quote Post
Postoroniy_V
сообщение Oct 22 2008, 04:49
Сообщение #2


МедвеД Инженер I
****

Группа: Свой
Сообщений: 816
Регистрация: 21-10-04
Пользователь №: 951



Цитата(des00 @ Oct 22 2008, 13:24) *
Добрый день господа!

Давно интересовал вот такой вопрос.

Есть у меня система в которой реализован механизм адрессации виртуальной памяти и менедежер который отображает вирт. адресс на физический адресс.

В случае если физический адресс указывает на запрещенную для доступа область памяти, мастеру, который сфоримровал запрос, нужно выдать accec violation, что бы он сбросил транзакцию. Для этого в Wishbone системе я использую сигналы подтверждения err_i/err_o. Как в таком случае поступают в Avalon MM системе ?

Т.к. в документе mnl_avalon_spec.pdf об этом ни слова, есть конечно сигнал прерывания от слейва, но это как то не кашерно использовать. Ведь это личное дело конкретного мастера. А не всей системы.

Мне интересна замена самописного основного Wishbone CPU на NIOS, и хочу для этого оценить во что мне встанет переделка интерконнекта crossbar switch 4х4 %)

Спасибо.

нету такого механизма в авалоне, как и не было раньше в ниосе. И только в последней версии ниоса появился механизм mmu. Тоесть шина авалон таких вопросов не решает.
а зачем переделывать интерконнект при одновременной замене ниоса? может я не совсем понял 07.gif
но "писать" интерконнект в системе с ниосом обязаность SOPC builder-a


--------------------
Cogito ergo sum
Go to the top of the page
 
+Quote Post
des00
сообщение Oct 22 2008, 05:50
Сообщение #3


Вечный ламер
******

Группа: Модераторы
Сообщений: 7 248
Регистрация: 18-03-05
Из: Томск
Пользователь №: 3 453



Цитата(Postoroniy_V @ Oct 21 2008, 23:49) *
Тоесть шина авалон таких вопросов не решает.
а зачем переделывать интерконнект при одновременной замене ниоса? может я не совсем понял 07.gif
но "писать" интерконнект в системе с ниосом обязаность SOPC builder-a


Понятно. Жаль что нет err/rty. Про переделку, дык система рабочая на WB сейчас есть. Брать ниос и стыковать его с WB глупо, надо тогда весь WB заменить на Avalon. Но вот как быть тогда с обработкой исключений.

Похоже оставлю все как есть %))


--------------------
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 22nd July 2025 - 20:09
Рейтинг@Mail.ru


Страница сгенерированна за 0.01363 секунд с 7
ELECTRONIX ©2004-2016