StratixII+SDR SDRAM, вопрос, про dedicated pins (DQ/DQS) Опции

[M_A]

Ставлю на свой девайс Single Data Rate SDRAM чип и хочу прикрутить его к стратиксуII. У стратикса для памяти есть спешл ноги DQ/DQS.

Вопрос: Должен ли я ноги памяти заводить на dedicated pins Стратикса, или это необходимо только в случае DDR и прочих более крутых чем обычный SDR интерфейсов SDRAM?

Излагаю свои рассуждения, которые мне так и не дали ответа:
СтратиксII у меня в BGA-484 корпусе. Память с 32-разрядной шиной данных.
В хэндбуке где интерфейсы внешней памяти идет речь о поддержке режимов DQ/DQS и non-DQ/DQS
Как я понял DQ/DQS режим нужен для DDR и впрочего, для SDR он нафиг не нужен. Если же для SDR нужен как раз non-DQ/DQS режим - то из таблички приведенной там же имеем, что мы можем на моем стратиксе получить всего один 32-х разрядный интерфейс памяти. Почему всего один? SDR все таки нужно заводить на dedicatet pins? Ибо если не нужно, то ножек то море, сколько хочешь шин памяти столько и делай. Или все таки SDR SDRAM можно заводить куда угодно, а non-DQ/DQS нужен еще для чего то? Для чего я тоже в доке не нашел.

Проясните мне плз данную ситуацию, на какие же мне все таки ноги стратикса цеплять мою память и кто такой non-DQ/DQS и с чем его едят?

[murmel1]

DQS и non-DQS - это режимы работы DDR памяти. DQS использует строб DQS с микросхемы памяти, а non-DQS - внутренний, сгенеренный "примерно там" по времени, где он должен быть. Соответственно, DQS режим позволяет обеспечить более надежную и быструю работу DDR памяти.

Для работы SDR памяти никаких выделенных ног не требуется (кроме любого выделенного тактового входа для фиксации данных, если тактовая синхронная с данными у вас поступает снаружи).

Рекомендую в таких случаях: создать проект только с этой памятью, задать любые ножки на интерфейс памяти, откомпилировать и посмотреть, удается ли достигнуть нужных tco, tco min, tsu, tsu min и периода тактовой частоты. Если удается, то можно так и рисовать в схему.

Можно делать столько интерфейсов с памятью, на сколько хватит ножек.