Как правильно сделать линию задержки Опции

[starley]

Господа, поделитесь, пожалуйста, опытом, из каких элементов лучше сделать настраиваемую линию задержки тактового сигнала. Линия нужна для компенсации задержки выходного буфера клока, который генерируется в кристалле, чтобы иметь примерно совпадающий по фазе клок внутри кристалла и на внешней микросхеме.

[tema-electric]

RC цепочка + варикап + компаратор шустрый.

Сообщение отредактировал tema-electric - Jul 17 2009, 11:06

[faa]

Господа, поделитесь, пожалуйста, опытом, из каких элементов лучше сделать настраиваемую линию задержки тактового сигнала. Линия нужна для компенсации задержки выходного буфера клока, который генерируется в кристалле, чтобы иметь примерно совпадающий по фазе клок внутри кристалла и на внешней микросхеме.

Маловато исходных данных. И телепаты в отпуске.
Параметры тактового сигнала (аналог, CMOS, PECL, CML и т.д., амплитуда, форма, частота), требуемый диапазон и шаг задержки, требуемый джиттер, скорость и частота перестройки?
Только после оглашения хотя бы части из этих данных можно что-то попытаться подсказать.

Сообщение отредактировал faa - Jul 17 2009, 16:14

[VladimirB]

Господа, поделитесь, пожалуйста, опытом, из каких элементов лучше сделать настраиваемую линию задержки тактового сигнала. Линия нужна для компенсации задержки выходного буфера клока, который генерируется в кристалле, чтобы иметь примерно совпадающий по фазе клок внутри кристалла и на внешней микросхеме.

Вот ссылки на то как делали управляемую задержку Аналоговые Девицы в своих микросхемах:
http://www.analog.com/static/imported-file...95411AN-260.pdf
http://www.analog.com/static/imported-file...07236AD9501.pdf

[starley]

Маловато исходных данных. И телепаты в отпуске.

Тактовый сигнал - обычный КМОП, генерируемый в кристалле, частота 88 МГц. Поскольку линия нужна для компенсации задержки выходного буфера, то диапазон перестройки от где-то 1 до 3 нс, шаг 0.3-0.4 нс. Задержка устанавливается один раз при инициализации устройства, либо вообще однократно при производстве платы.

RC цепочка + варикап + компаратор шустрый.

Линию задержки надо сделать из стандартых ячеек технологической библиотеки.

[VladimirB]

Тактовый сигнал - обычный КМОП, генерируемый в кристалле, частота 88 МГц. Поскольку линия нужна для компенсации задержки выходного буфера, то диапазон перестройки от где-то 1 до 3 нс, шаг 0.3-0.4 нс. Задержка устанавливается один раз при инициализации устройства, либо вообще однократно при производстве платы.


Линию задержки надо сделать из стандартых ячеек технологической библиотеки.

Что за библиотека? Какие в ней имеются стандартные элементы и каково их быстродействие?
Я бы предложил сделать линейку из последовательных буферов и мультиплексор
как в микросхеме http://datasheets.maxim-ic.com/en/ds/DS1023.pdf
но нужно знать минимальную задержку в буфере.

[starley]

Еще есть вариант, где вместо буферов используются защелки в прозрачном состоянии. Чем это лучше(хуже)буферов? Четче фронты за счет внутренней обратной связи в защелке?

[faa]

Тактовый сигнал - обычный КМОП, генерируемый в кристалле, частота 88 МГц. Поскольку линия нужна для компенсации задержки выходного буфера, то диапазон перестройки от где-то 1 до 3 нс, шаг 0.3-0.4 нс. Задержка устанавливается один раз при инициализации устройства, либо вообще однократно при производстве платы.

Micrel делает управляемые линии задержки Skew Management Page
и onsemi Устройства фазовой синхронизации

[VladimirB]

Еще есть вариант, где вместо буферов используются защелки в прозрачном состоянии. Чем это лучше(хуже)буферов? Четче фронты за счет внутренней обратной связи в защелке?

Зачем фронты обострять, если сигнал у вас и так на кристалле генерируется?
А фронты обостряют обычно триггером Шмидта - там точно есть положительная обратная связь и гистерезис.
ИМХО главное чтобы задержи в буфере (или триггере) вас устраивали по шагу задержки.

[SM]

у меня например в библиотеке есть элемент "CLOAD1", который есть единичная емкостная нагрузка. Из которых вместе с цепочкой буферов и мультиплексором получается искомый девайс.

Защелки хуже занимаемой площадью, в них лишние детали есть. Внутренняя обратная связь в ней как правило отсутствует, когда она прозрачная.

Micrel делает управляемые линии задержки Skew Management Page
и onsemi Устройства фазовой синхронизации

Эт-та, на название раздела вообще смотрим? Или где?

[dvladim]

у меня например в библиотеке есть элемент "CLOAD1", который есть единичная емкостная нагрузка. Из которых вместе с цепочкой буферов и мультиплексором получается искомый девайс.

Разброс по углам техпроцесса, температуры и напряжения какой получается? Раза 2 - 2.5?

[SM]

Разброс по углам техпроцесса, температуры и напряжения какой получается? Раза 2 - 2.5?

Я бы оценил 2.5...3, и это вполне лечится калибровкой через закругление этой "колбасы" в кольцевой генератор, если, конечно, есть стабильная частота, от которой можно играть, или организацией DLL. А для задачи автора вообще ничего калибровать не надо, главное все расположить так, чтобы его буфер, который надо компенсировать, оказался как можно ближе к центру "колбасы", и таким образом минимизировать влияние градиентов (температурного, технологии) на разницу задержек в "колбасе" и в буфере. Или, как вариант, запитать его буфер не от крайних точек клокодерева, а от таких, которые сразу обеспечат компенсацию, что указать клокодеревостроительной технике прямо при CTS, и она сделает все сама.

[starley]

Cпасибо за ответ по существу.

[starley]

Еще вопрос по этому поводу. Будет ли искажаться сигнал при прохождении линии задержки из буферов (растягиваться фронты)? Если да, то можно ли это как-нибудь оценить количественно?

[SM]

Еще вопрос по этому поводу. Будет ли искажаться сигнал при прохождении линии задержки из буферов (растягиваться фронты)? Если да, то можно ли это как-нибудь оценить количественно?

Разумеется. Все это описано в моделях буферов в либе. Осталось узнать, на что они нагружены и посчитать.

[starley]

Разумеется. Все это описано в моделях буферов в либе. Осталось узнать, на что они нагружены и посчитать.

Под посчитать вы имеете в виду отсинтезировать и посмотреть отчет или что-то другое?

[SM]

Под посчитать вы имеете в виду отсинтезировать и посмотреть отчет или что-то другое?

Да как хотите. Хотите - так. Хотите сами руками прикиньте.

[starley]

Да как хотите. Хотите - так. Хотите сами руками прикиньте.

Руками не хочу. Пойду изучать отчеты - поищу, где там итоговый transition_time выдается.

[zzzzzzzz]

Если я правильно всё понял, то лучше всего сделать такой же буфер + ПАД для наружного выходящего клока, что и для внутренней схемы. При этом, тщательно разобраться с его нагрузками. Так можно сразу сделать схему, не требующую никаких подстроек.

[SM]

Если я правильно всё понял, то лучше всего сделать такой же буфер + ПАД для наружного выходящего клока, что и для внутренней схемы.

Мне кажется, что там внутренняя схема питается клоком все же не от специальных сверхмощных клокобуферов (типа как по-старинке, когда их пихали меж падов), а с клокодерева. Так что будет проще снять клок с нужной точки клокодерева сразу на стандартный output pad, и все будет в ажуре.

[zzzzzzzz]

Мне кажется, что там внутренняя схема питается клоком все же не от специальных сверхмощных клокобуферов (типа как по-старинке, когда их пихали меж падов), а с клокодерева. Так что будет проще снять клок с нужной точки клокодерева сразу на стандартный output pad, и все будет в ажуре.

Да, конечно, если дерево, то так. Цепь "последнего клока" перед ПАДом найти не сложно будет автору, полагаю. Да и нагрузку его имитировать проще, если там "ветка дерева" небольшая.

[SM]

Цепь "последнего клока" перед ПАДом найти не сложно будет автору, полагаю.

Думаю, что не "последнего", учитывая нехилую задержку IO-пада. Я думаю (уже писал про это), что CTS-у надо указать, что вход этого IO-пада есть endpoint с таким то latency, и CTS все разведет сам. НО! Самое главное, что я телепатически ощущаю, что у человека нет доступа ни к CTS, ни к PAR вообще, а есть желание обустроить все это на этапе синтеза, отсюда и самопальные буферные колбасы.

[starley]

Думаю, что не "последнего", учитывая нехилую задержку IO-пада. Я думаю (уже писал про это), что CTS-у надо указать, что вход этого IO-пада есть endpoint с таким то latency, и CTS все разведет сам. НО! Самое главное, что я телепатически ощущаю, что у человека нет доступа ни к CTS, ни к PAR вообще, а есть желание обустроить все это на этапе синтеза, отсюда и самопальные буферные колбасы.

У меня и к синтезу доступа нет Просто сравниваю те решения, что нам предлагаются с тем, как надо бы по уму делать.