Хочу попробовать свои силы.
Есть проект (частично своя разработка). Там используется ПЛИС. По ряду причин остановился на EPM7064SLC44-10. С самим проектом вроде никаких особенностей нет. А вот с разработкой FPGA начались вопросы, который пока не решились чтением мануалов ...
1) Разместил на схеме все банки ПЛИС. Part A - Part H. У всех их один U (U2A-U2H). Развел на них линии и шины.
Запускаю PCB то FPGA визард. Указываю чип. Указываю имя проекта и имя листа. Конфигурационный файл дефолтовый. Создается лист. Но в листе не весь набор сигналов ! Естественно в файле констант части сигналов нет. Почему так?
В файле Constraint и листе схемы прописываю недостающие сигналы ручками. Это правильно? Связь FPGA и PCB будет нормальной?
2) Создал свой файл VHDL с описанием логики. Собственно вся логика в VHDL. На листе - один дистинатор с одноименными номерами выводов. И соеденены меду собой. Пишу простенький симускрипт VHSDST. Ни в какую не хочет работать.
В примерах - всё работает. Пишу практически аналогичное у себя - ни одного цикла не проходит. Пример в приложении. Компиляция проходит без ошибок.
Прикрепленные файлы
222.rar ( 1.13 килобайт )
Кол-во скачиваний: 30
Подскажите по Simulator и по разработке FPGA, Проблеммы симуляции.
Nov 9 2009, 19:21
