реклама на сайте
подробности

 
 
4 страниц V   1 2 3 > »   
Reply to this topicStart new topic
> Трассировка DDR-2
mebious
сообщение Aug 8 2010, 11:34
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 64
Регистрация: 8-05-08
Пользователь №: 37 376



Доброго времени суток!
Вот столкнулся с проблемой трассировки интерфейса DDR-2 памяти, в частности вопрос - так как линии адреса и контроля (A0-A13, RAS, CAS, BA0-BA2 и др.) относятся к классу SDR, нужно ли их уравновешивать по "клоку" относительно длины проводников?

Заранее благодарен за помощь! rolleyes.gif
Go to the top of the page
 
+Quote Post
Victor®
сообщение Aug 8 2010, 13:28
Сообщение #2


Lazy
******

Группа: Свой
Сообщений: 2 070
Регистрация: 21-06-04
Из: Ukraine
Пользователь №: 76



Цитата(mebious @ Aug 8 2010, 14:34) *
Доброго времени суток!
Вот столкнулся с проблемой трассировки интерфейса DDR-2 памяти, в частности вопрос - так как линии адреса и контроля (A0-A13, RAS, CAS, BA0-BA2 и др.) относятся к классу SDR, нужно ли их уравновешивать по "клоку" относительно длины проводников?

Заранее благодарен за помощь! rolleyes.gif


Посмотрите - может пригодится
"Hardware and Layout Design
Considerations for DDR2 SDRAM
Memory Interfaces"

Прикрепленные файлы
Прикрепленный файл  AN2910.pdf ( 547.22 килобайт ) Кол-во скачиваний: 668
 


--------------------
"Everything should be made as simple as possible, but not simpler." - Albert Einstein
Go to the top of the page
 
+Quote Post
aaarrr
сообщение Aug 8 2010, 13:47
Сообщение #3


Гуру
******

Группа: Свой
Сообщений: 10 713
Регистрация: 11-12-04
Пользователь №: 1 448



Вообще, рекомендации по разводке DDR2 у разных производителей разные и многое зависит от особенностей реализации и возможных проблем конкретного контроллера памяти. Так что лучше сначала обратиться к родной документации и референс-дизайнам, если они доступны.
Go to the top of the page
 
+Quote Post
tema-electric
сообщение Aug 8 2010, 21:44
Сообщение #4


Местный
***

Группа: Свой
Сообщений: 309
Регистрация: 18-04-08
Из: Томск
Пользователь №: 36 887



Если в лоб, то Вы можете сделать расфазировку в 2 раза больше, чем для шины данных.

А так - зависит от фронта и тактовых частот, от количества нагрузок на линии: чип, пара чипов, модуль, группа модулей. Если у вас один чип, и общая длина трасс не превышает 2 дюймов, то можете рискнуть и не выравнивать. По крайней мере это актуально для DDR, и в большинстве документов, которые я читал было так написано.

В жизни лучше расчет. Посмотрите на перекос фаз контроллера памяти на этих линиях, посмотрите время установления, время удержания ... Из этих цифр вы можете расчитать окно данных, в котором можно защелкивать данные без ошибок. Если оно большое, то незначительный перекос в шине адреса и сигналов управления по идее не должен сыграть большой роли. Обычно для расчета я пользуюсь простой формулой: 6.5...7 пс/мм - это время задержки при прохождении фронта по микрополосковой линии передачи на FR-4 с зеленкой. Весьма просто.

Если у вас группа модулей или чипов, то тут всё хуже. При прохождении данных через модуль/чип емкость входа уменьшает крутизну сигнала, и следующий чип получит более расплывчатый фронт. Это актуально для шлейфовой топологии с ответвлениями. Тут лучше моделировать и смотреть глазковые диаграммы. Иначе это будет гадание на кофейной гуще. Можете сделать предварительный расчет влияния емкости буфера по [1]. Но на деле линейная емкость вывода взятая из документации отличается от нелинейной емкости с паразитными параметрами вывода в IBIS модели. IBIS придает моделированию существенно больший звон biggrin.gif чем просто линейная емкость.

Кроме выравнивания подумайте о стеке слоев ПП, густоте расположения via при переходе с одного опорного слоя на другой, расположении блокировочных конденсаторов, возможных кросс помехах между близко расположенными линиями и ЭМС, если она для вас критична.

1. Г. Джонсон М. Грэхэм "Конструирование высокоскоростных цифровых устройств. Начальный курс черной магии".



--------------------
Кто сказал МЯУ?
Go to the top of the page
 
+Quote Post
mebious
сообщение Aug 9 2010, 16:16
Сообщение #5


Участник
*

Группа: Участник
Сообщений: 64
Регистрация: 8-05-08
Пользователь №: 37 376



Господа, благодарю всех за помощь! Информация которой вы поделились, весьма полезна!
Go to the top of the page
 
+Quote Post
Alexer
сообщение Dec 5 2010, 07:30
Сообщение #6


Частый гость
**

Группа: Свой
Сообщений: 78
Регистрация: 15-08-06
Из: г. Таганрог
Пользователь №: 19 561



Рекомендации конкретного производителя процессора или ПЛИС без сомнения важны, но я считаю, что также стоит иметь ввиду рекомендации производителя микросхем памяти. Вот например рекомендации по трассировке DDR2 от Micron.
Прикрепленные файлы
Прикрепленный файл  TN4720.zip ( 318.64 килобайт ) Кол-во скачиваний: 282
Прикрепленный файл  tn_47_01.zip ( 234.03 килобайт ) Кол-во скачиваний: 345
 
Go to the top of the page
 
+Quote Post
Yra
сообщение Dec 12 2010, 07:27
Сообщение #7


Местный
***

Группа: Свой
Сообщений: 396
Регистрация: 22-10-04
Из: Воронеж
Пользователь №: 962



Не понятно мне что делать с этой DDR2. C одной стороны имеем теорию от ti и фотографию embest-овской платы с резисторами, с другой стороны видим на фотографии boardcon-овской платы резисторов нет. Подкиньте пожалуйста ещё информации для размышления (может схемку кита какого-нибудь).
Прикрепленные файлы
Прикрепленный файл  spraaa9c.pdf ( 134.55 килобайт ) Кол-во скачиваний: 536
Прикрепленный файл  Mini6045.pdf ( 687.49 килобайт ) Кол-во скачиваний: 250
Прикрепленный файл  20100106193222500.pdf ( 536.19 килобайт ) Кол-во скачиваний: 473
 


--------------------
всё можно наладить, если достаточно долго вертеть в руках /Законы Мерфи/
Go to the top of the page
 
+Quote Post
Victor®
сообщение Dec 12 2010, 12:10
Сообщение #8


Lazy
******

Группа: Свой
Сообщений: 2 070
Регистрация: 21-06-04
Из: Ukraine
Пользователь №: 76



Цитата(Yra @ Dec 12 2010, 11:27) *
Не понятно мне что делать с этой DDR2. C одной стороны имеем теорию от ti и фотографию embest-овской платы с резисторами, с другой стороны видим на фотографии boardcon-овской платы резисторов нет. Подкиньте пожалуйста ещё информации для размышления (может схемку кита какого-нибудь).


Встечал несколько референс-дизайнов - тоже без резисторов.
В основном это дизайны с 1 чипом DDR-2. Встречал и с 1-м чипом и резисторами
Сам ставил в свои проекты как надо, в конечном счете их можно и не паять.

Вообщем - HyperLynx Вам поможет.


--------------------
"Everything should be made as simple as possible, but not simpler." - Albert Einstein
Go to the top of the page
 
+Quote Post
Yra
сообщение Dec 12 2010, 16:00
Сообщение #9


Местный
***

Группа: Свой
Сообщений: 396
Регистрация: 22-10-04
Из: Воронеж
Пользователь №: 962



Гиперлинк это само собой.П Просто нужно знать примерно что от него ожидать: какие правила применять к группам цепей и какой результат должен получиться.

У микросхем памяти DDR2 (micron) оказывается внутренние резисторы есть терминирующие. Их ножкой включать и отключать можно.


--------------------
всё можно наладить, если достаточно долго вертеть в руках /Законы Мерфи/
Go to the top of the page
 
+Quote Post
Uree
сообщение Dec 12 2010, 18:16
Сообщение #10


Знающий
******

Группа: Свой
Сообщений: 5 223
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



Есть, но только на сигналах данных, если память не изменяет.
Go to the top of the page
 
+Quote Post
Victor®
сообщение Dec 12 2010, 19:21
Сообщение #11


Lazy
******

Группа: Свой
Сообщений: 2 070
Регистрация: 21-06-04
Из: Ukraine
Пользователь №: 76



Цитата(Yra @ Dec 12 2010, 20:00) *
Гиперлинк это само собой.П Просто нужно знать примерно что от него ожидать: какие правила применять к группам цепей и какой результат должен получиться.

У микросхем памяти DDR2 (micron) оказывается внутренние резисторы есть терминирующие. Их ножкой включать и отключать можно.


В Гипере уже подумали за нас. Там есть визард готовый под моделирование DDR.
Он в отчете все и скажет (overshot\undershot и т.п.)
Я один раз запускал его когда-то давно - вроде все ясно-понятно.


--------------------
"Everything should be made as simple as possible, but not simpler." - Albert Einstein
Go to the top of the page
 
+Quote Post
Yra
сообщение Dec 12 2010, 20:50
Сообщение #12


Местный
***

Группа: Свой
Сообщений: 396
Регистрация: 22-10-04
Из: Воронеж
Пользователь №: 962



Укажите на принципиальные отличия (если таковые есть) в подходе проектирования платы под DDR и под DDR2. Вот подробнейший мануал для DDR. На что мне нужно обратить внимание?
Прикрепленные файлы
Прикрепленный файл  EEOL_2009MAR06_EMS_STOR_AN_01.pdf ( 2.67 мегабайт ) Кол-во скачиваний: 445
 


--------------------
всё можно наладить, если достаточно долго вертеть в руках /Законы Мерфи/
Go to the top of the page
 
+Quote Post
_Макс
сообщение Mar 23 2011, 18:13
Сообщение #13


Знающий
****

Группа: Участник
Сообщений: 691
Регистрация: 24-05-07
Пользователь №: 27 945



У меня в трассах длина колеблется от 14 до 24 мм. Память DDR2-333. В даташите на проц. написано, что нужно выравнивать до 2.54 мм. Так ли это важно на таких частотах? Ведь 10мм это 6*10 = 60пс. Период клока - 6нс. Так ли важен этот 1%? Может обойтись без выравнивания? Ведь каждый изгиб на трассе это отражение, а резисторов у меня нет. Что скажете? Чем рискнуть, целостностью сигналов или задержкой?
Go to the top of the page
 
+Quote Post
Victor®
сообщение Mar 23 2011, 19:28
Сообщение #14


Lazy
******

Группа: Свой
Сообщений: 2 070
Регистрация: 21-06-04
Из: Ukraine
Пользователь №: 76



Цитата(Yra @ Dec 12 2010, 23:50) *
Укажите на принципиальные отличия (если таковые есть) в подходе проектирования платы под DDR и под DDR2. Вот подробнейший мануал для DDR. На что мне нужно обратить внимание?


Да хотя бы на то, что в DDR2 терминация по данным встроенная...
Учите матчасть


--------------------
"Everything should be made as simple as possible, but not simpler." - Albert Einstein
Go to the top of the page
 
+Quote Post
Alexer
сообщение Mar 23 2011, 20:47
Сообщение #15


Частый гость
**

Группа: Свой
Сообщений: 78
Регистрация: 15-08-06
Из: г. Таганрог
Пользователь №: 19 561



Цитата(_Макс @ Mar 23 2011, 22:13) *
У меня в трассах длина колеблется от 14 до 24 мм. Память DDR2-333. В даташите на проц. написано, что нужно выравнивать до 2.54 мм. Так ли это важно на таких частотах? Ведь 10мм это 6*10 = 60пс. Период клока - 6нс. Так ли важен этот 1%? Может обойтись без выравнивания? Ведь каждый изгиб на трассе это отражение, а резисторов у меня нет. Что скажете? Чем рискнуть, целостностью сигналов или задержкой?

По-моему 10 мм (в 4 раза больше нормы) это многовато. Ведь даташиты на процы не дураки пишут и про все эти периоды клоков и скорости распространения сигналов им известно. Для микросхем памяти тоже подобные разбросы указаны.
Вот здесь как раз обсуждали http://electronix.ru/forum/index.php?showt...=58631&st=0 DDR-2 и есть там мнения, что "реально и равнять не надо", но я бы не стал к ним прислушиваться. А резисторы для DDR-2 вроде и не требуются.
Go to the top of the page
 
+Quote Post
Victor®
сообщение Mar 23 2011, 21:12
Сообщение #16


Lazy
******

Группа: Свой
Сообщений: 2 070
Регистрация: 21-06-04
Из: Ukraine
Пользователь №: 76



Цитата(Alexer @ Mar 24 2011, 00:47) *
По-моему 10 мм (в 4 раза больше нормы) это многовато. Ведь даташиты на процы не дураки пишут и про все эти периоды клоков и скорости распространения сигналов им известно. Для микросхем памяти тоже подобные разбросы указаны.
Вот здесь как раз обсуждали http://electronix.ru/forum/index.php?showt...=58631&st=0 DDR-2 и есть там мнения, что "реально и равнять не надо", но я бы не стал к ним прислушиваться. А резисторы для DDR-2 вроде и не требуются.


По-хорошему для всех DDR желательно дампинг резистор + терминирующий резистор
Но встречал проекты как вообще без них, так и только с дампинг резисторами.

В одном проекте далалось вообще без резисторов - просто повторили топологию на референсном ките.
В другом (более серьезном), несмотря на референсный проект, решили перестраховаться - сделали по полной.
В обоих случаях работает.

На самом деле догмы нет - рекомендации производителя и гиперлинкс помогут.


--------------------
"Everything should be made as simple as possible, but not simpler." - Albert Einstein
Go to the top of the page
 
+Quote Post
Uree
сообщение Mar 23 2011, 21:28
Сообщение #17


Знающий
******

Группа: Свой
Сообщений: 5 223
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



Цитата(Alexer @ Mar 23 2011, 21:47) *
Вот здесь как раз обсуждали http://electronix.ru/forum/index.php?showt...=58631&st=0 DDR-2 и есть там мнения, что "реально и равнять не надо", но я бы не стал к ним прислушиваться. А резисторы для DDR-2 вроде и не требуются.


Да можно и не прислушиваться. Я на абсолют не претендую. Просто уже десятка полтора-два проектов с ДДР2 сделаны без выравниваний и все работает, причем в сериях работает. Поэтому писал исходя из собственного опыта(положительного) и здравого смысла. Ну и когда-то моделировал немного это дело, точных результатов не помню, но перебор с требованиями выравнивать до 100 милсов виден был сразу. Можете сами помоделить, убедиться.
Вот насчет ДДР3 уже не буду так писать - там временной бюджет значительно жестче и выравнивать реально необходимо. Но там и топология другая, там кроме данных еще и адреса нужно ровнять. В общем уже другая картина.
Go to the top of the page
 
+Quote Post
Uree
сообщение Mar 25 2011, 14:48
Сообщение #18


Знающий
******

Группа: Свой
Сообщений: 5 223
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



Скрины примеров трассировки ДДР2:

[attachment=54772:DDR2_800_1.PNG]

[attachment=54773:DDR2_800_2.PNG]

[attachment=54774:DDR2_800_3.PNG]

[attachment=54775:DDR2_800_4.PNG]
Go to the top of the page
 
+Quote Post
_Макс
сообщение Mar 25 2011, 15:44
Сообщение #19


Знающий
****

Группа: Участник
Сообщений: 691
Регистрация: 24-05-07
Пользователь №: 27 945



Цитата(Uree @ Mar 25 2011, 16:48) *
Скрины примеров трассировки ДДР2:

Спасибо большое! Чувствую облегчение, когда понимаю, что выравнивание можно не делать sm.gif
Какой у вас был разброс длин проводников максимальный? Какую-то диф пару, клок наверное, вижу вы всетаки равняли.
И как у вас получается что линии выходят идеально паралельно из кристала? Или это ПЛИС? Потому-что у меня из-под процессора совсем другой порядок линий чем на ИС памяти, возникают переплетения с переходами на альтернативные слои для разводки. У вас все как-то уж очень идеально)

Сообщение отредактировал _Макс - Mar 25 2011, 17:00
Go to the top of the page
 
+Quote Post
Victor®
сообщение Mar 25 2011, 20:12
Сообщение #20


Lazy
******

Группа: Свой
Сообщений: 2 070
Регистрация: 21-06-04
Из: Ukraine
Пользователь №: 76



Цитата(_Макс @ Mar 25 2011, 18:44) *
Спасибо большое! Чувствую облегчение, когда понимаю, что выравнивание можно не делать sm.gif
Какой у вас был разброс длин проводников максимальный? Какую-то диф пару, клок наверное, вижу вы всетаки равняли.
И как у вас получается что линии выходят идеально паралельно из кристала? Или это ПЛИС? Потому-что у меня из-под процессора совсем другой порядок линий чем на ИС памяти, возникают переплетения с переходами на альтернативные слои для разводки. У вас все как-то уж очень идеально)


Открою страшную тайну... данные можно перемешивать в пределах группы LDQS или UDQS, например :-)
Тогда и красиво все ляжет... Кроме этого, LDQS и UDQS можно менять местами вместе с данными, к которым они относятся...
Поговорите со схемотехником - за пачку коньяка или литр сигарет пойдет навстречу :-)


--------------------
"Everything should be made as simple as possible, but not simpler." - Albert Einstein
Go to the top of the page
 
+Quote Post
_Макс
сообщение Mar 25 2011, 20:49
Сообщение #21


Знающий
****

Группа: Участник
Сообщений: 691
Регистрация: 24-05-07
Пользователь №: 27 945



Цитата(Victor® @ Mar 25 2011, 22:12) *
Открою страшную тайну... данные можно перемешивать в пределах группы LDQS или UDQS, например :-)
Тогда и красиво все ляжет... Кроме этого, LDQS и UDQS можно менять местами вместе с данными, к которым они относятся...
Поговорите со схемотехником - за пачку коньяка или литр сигарет пойдет навстречу :-)

Вы гений!
Как это правильно настроить в AD? У меня всегда было туго со свапингом.
Go to the top of the page
 
+Quote Post
Uree
сообщение Mar 25 2011, 21:12
Сообщение #22


Знающий
******

Группа: Свой
Сообщений: 5 223
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



Нет, в этих случаях никаких свапингов не делалось. Все подключено как предусмотрено. Просто производители процов делают оптимальный пинаут для проектирования ПП с минимумом слоев. Собственно все скрины кроме одного сделаны с 4-х слойных плат. Только одна 6-ти слойка, но память как раз на топе-боттоме разведена, остальные слои для нее не использовались, они в другом месте нужны.
А вот пример памяти c FPGA, здесь уже 6 слоев использовано, разброс длин порядка 12мм:

[attachment=54793:ddr2_fpga.PNG]
Go to the top of the page
 
+Quote Post
_Макс
сообщение Apr 3 2011, 16:22
Сообщение #23


Знающий
****

Группа: Участник
Сообщений: 691
Регистрация: 24-05-07
Пользователь №: 27 945



Стоит или не стоит заливать область коннекта DDR2 земляным полигоном? Может ли это повлиять на волновое сопротивление и ухудшить целостность сигнала? Если да, то каким должен быть зазор?
Go to the top of the page
 
+Quote Post
Uree
сообщение Apr 3 2011, 17:05
Сообщение #24


Знающий
******

Группа: Свой
Сообщений: 5 223
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



Нет, наоборот, во всех дизайнах залитая сторона платы(обычно боттом) вырезается в области трассировки ДДР2.
Go to the top of the page
 
+Quote Post
_Макс
сообщение Apr 3 2011, 17:22
Сообщение #25


Знающий
****

Группа: Участник
Сообщений: 691
Регистрация: 24-05-07
Пользователь №: 27 945



Цитата(Uree @ Apr 3 2011, 19:05) *
Нет, наоборот, во всех дизайнах залитая сторона платы(обычно боттом) вырезается в области трассировки ДДР2.

Ага, я себе тоже вырезал. Только залил две стороны платы, больше, должно быть лучше))
Go to the top of the page
 
+Quote Post
_Макс
сообщение Apr 16 2011, 18:31
Сообщение #26


Знающий
****

Группа: Участник
Сообщений: 691
Регистрация: 24-05-07
Пользователь №: 27 945



Переходные отверстия на каких линиях DDR2 стоит открыть от маски на прототипе? Может ли помочь подобное если вдруг не заработает и какие именно линии? Это вопрос опыта, думаю сможет ответить тот, у кого такой неудачный опыт был.
Go to the top of the page
 
+Quote Post
cioma
сообщение Apr 17 2011, 08:41
Сообщение #27


Профессионал
*****

Группа: Свой
Сообщений: 1 226
Регистрация: 19-06-04
Из: Беларусь
Пользователь №: 65



эээ, а чем должно помочь открытие-неоткрытие переходных на трассах DDR2?
Go to the top of the page
 
+Quote Post
Alexer
сообщение Apr 17 2011, 11:23
Сообщение #28


Частый гость
**

Группа: Свой
Сообщений: 78
Регистрация: 15-08-06
Из: г. Таганрог
Пользователь №: 19 561



Видимо Макс не хочет процарапывать маску на плате при проведении всяких настроечных работ. Но по-моему прототип для этого как раз и предназначен. А вообще можно и все переходные открыть (ну кроме расположенных под BGA естественно), но смысла в этом видимо нет.
Go to the top of the page
 
+Quote Post
_Макс
сообщение Apr 18 2011, 08:26
Сообщение #29


Знающий
****

Группа: Участник
Сообщений: 691
Регистрация: 24-05-07
Пользователь №: 27 945



Цитата(Alexer @ Apr 17 2011, 14:23) *
Видимо Макс не хочет процарапывать маску на плате при проведении всяких настроечных работ. Но по-моему прототип для этого как раз и предназначен. А вообще можно и все переходные открыть (ну кроме расположенных под BGA естественно), но смысла в этом видимо нет.

Именно, расцарапывать маску не хочется да и таким способом легко повредить дорожку. Но у меня вопрос в другом. Что мне даст доступ к трассам если DDR2 не заработает? Какой будет в этом случае алгоритм поиска неисправности и будет ли в этом участвовать анализ дорожек осциллографом? Хотя у меня он только на 50 Мгц полосы, но может где-то получше попрошу sad.gif
Просто бестолку открывать маску не хочется, чтобы потом снова не платить за новые шаблоны на маску т.к. в серию лучше идти без открытых via, так красивее sm.gif
Go to the top of the page
 
+Quote Post
arexol
сообщение May 2 2011, 14:13
Сообщение #30


Местный
***

Группа: Свой
Сообщений: 317
Регистрация: 25-09-06
Пользователь №: 20 651



в продолжении темы ....
Есть ряд вопросов ..

изучаю как ДДР2 подключен к одному из рефернс дизайнов , узрел такой вот вариант разводки синхро-сигналов (см картинку)
Смущает то, что дифпара DCLK разведена очень тщательно, а вот дифпары DQS1 и DQS0 вообще как будто и не дифпары вовсе (непонятно чего добивались таким выравниванием)

Ваши предположения ...
Есть какой то глубинный смысл ? чего я не знаю ?

И к стати, в приведенных выше примерах разводки, от Uree например, не вижу чтобы синхронизации было уделено отдельное внимание ...
Это исходит от предположения что на таких коротких дистанциях в принципе можно забить?

Использовались ли спец материалы ? типа роджерса для изготовления плат или на FR4 всё сделано ?

Буду рад любым советам sm.gif
Эскизы прикрепленных изображений
Прикрепленное изображение
 
Go to the top of the page
 
+Quote Post
Uree
сообщение May 2 2011, 15:40
Сообщение #31


Знающий
******

Группа: Свой
Сообщений: 5 223
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



Такое впечатление, что конструктор референса рекомендаций ДДР-2 не видел в принципе... Оно конечно можно попробовать, но я бы так рисковать не стал...
Какой именно синхронизации Вы не увидели в моих дизайнах? Я ведь уже писал - как правило разброс длин/времен без каких-либо доп.мер укладывается в допустимые границы. Зачем же я буду крутить дополнительный "колбасы"?
И никаких спец. материалов, обычный FR-4 во всех дизайнах. Ну может быть высокотемпературный, но не уверен.
Go to the top of the page
 
+Quote Post
arexol
сообщение May 2 2011, 16:04
Сообщение #32


Местный
***

Группа: Свой
Сообщений: 317
Регистрация: 25-09-06
Пользователь №: 20 651



Цитата(Uree @ May 2 2011, 18:40) *
Такое впечатление, что конструктор референса рекомендаций ДДР-2 не видел в принципе... Оно конечно можно попробовать, но я бы так рисковать не стал...
Какой именно синхронизации Вы не увидели в моих дизайнах? Я ведь уже писал - как правило разброс длин/времен без каких-либо доп.мер укладывается в допустимые границы. Зачем же я буду крутить дополнительный "колбасы"?
И никаких спец. материалов, обычный FR-4 во всех дизайнах. Ну может быть высокотемпературный, но не уверен.



А как же волновое сопротивление ?

Ведь очень важно (судя по многим рекомендациям) выдержать сопротивление дифпары 100 ом а проводника 50 ом. ...
Если не секрет какой стек слоёв используете ? точнее даже не весь стек интересует , а размеры проводника (высота ширина ) и расстояние до опорного слоя ?

Go to the top of the page
 
+Quote Post
Uree
сообщение May 2 2011, 21:48
Сообщение #33


Знающий
******

Группа: Свой
Сообщений: 5 223
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



Цитата(arexol @ May 2 2011, 18:04) *
А как же волновое сопротивление ?

Ведь очень важно (судя по многим рекомендациям) выдержать сопротивление дифпары 100 ом а проводника 50 ом. ...


Это кому вопрос - мне или неизвестному референс-дизайнеру?sm.gif

Цитата(arexol @ May 2 2011, 18:04) *
Если не секрет какой стек слоёв используете ? точнее даже не весь стек интересует , а размеры проводника (высота ширина ) и расстояние до опорного слоя ?


Оптимально-минималистическийsm.gif Медь 35мкм, препрег ~0.12мм. Одиночные трассы 0.125мм - 60 Ом импеданс. Пары 0.125/0.175мм трасса/зазор - 103 Ома. Это все рассчетное, понятное дело. В производстве где-то так же и получается.
А насчет выдержать и особенно 50 Ом - помоделируйте на разных импедансах одну и ту же пару драйвер-приемник. Разница конечно есть, но не такая большая, чтобы приводить к неработоспособности памяти. Особенно учитывая специфику дизайнов - процессор, 2-4 чипа памяти, минимальные расстояния, без сложных топологий, наподобие "деревьев" на материнках компов. Ну и без расширенного диапазона рабочих режимов, совместимости кучи разных модулей, оверклокинга и т.п. компутерных наворотов.
Go to the top of the page
 
+Quote Post
vicnic
сообщение May 3 2011, 05:47
Сообщение #34


Знающий
****

Группа: Свой
Сообщений: 652
Регистрация: 3-08-05
Из: Saint-Petersburg
Пользователь №: 7 318



Цитата(arexol @ May 2 2011, 20:04) *
А как же волновое сопротивление ?

Ведь очень важно (судя по многим рекомендациям) выдержать сопротивление дифпары 100 ом а проводника 50 ом. ...
Если не секрет какой стек слоёв используете ? точнее даже не весь стек интересует , а размеры проводника (высота ширина ) и расстояние до опорного слоя ?

Если при трассировке используются тесно связанные дифпары, то получить одновременно простое сопротивление 50 Ом с дифференциальным 100 Ом нереально.
Тесно связанные - где расстояние между парами примерно равно или чуть больше ширины проводников.
Придется выбирать, что важнее.
Go to the top of the page
 
+Quote Post
arexol
сообщение May 3 2011, 13:10
Сообщение #35


Местный
***

Группа: Свой
Сообщений: 317
Регистрация: 25-09-06
Пользователь №: 20 651



Цитата(Uree @ May 3 2011, 00:48) *
Оптимально-минималистическийsm.gif Медь 35мкм, препрег ~0.12мм. Одиночные трассы 0.125мм - 60 Ом импеданс. Пары 0.125/0.175мм трасса/зазор - 103 Ома. Это все рассчетное, понятное дело. В производстве где-то так же и получается.
А насчет выдержать и особенно 50 Ом - помоделируйте на разных импедансах одну и ту же пару драйвер-приемник. Разница конечно есть, но не такая большая, чтобы приводить к неработоспособности памяти. Особенно учитывая специфику дизайнов - процессор, 2-4 чипа памяти, минимальные расстояния, без сложных топологий, наподобие "деревьев" на материнках компов. Ну и без расширенного диапазона рабочих режимов, совместимости кучи разных модулей, оверклокинга и т.п. компутерных наворотов.



Вот типа такого у Вас значит .. (см рисунок)
Да.. а я вот кровь из носу пытался чтоб 50 ом и 100 были .. но как заметил vinic действительно надо выбирать.
( или согласится с шириной обычного проводника в 0.2 мм что неприемлемо).

спасибо за советы a14.gif

ps.
ну и если даже вот тот рефернс дизайн работает, значит заработает без особых проблем (там тоже 0.125 проводник но дифпары 1,6 толщиной и в рекомендациях указывают чтоб по толще клоковые линии были .. ) но сам дизайн не соответствует их же рекомендациям ...


Эскизы прикрепленных изображений
Прикрепленное изображение
 
Go to the top of the page
 
+Quote Post
Uree
сообщение May 3 2011, 13:42
Сообщение #36


Знающий
******

Группа: Свой
Сообщений: 5 223
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



Я уже неоднократно видел референсы, которые не соответствуют рекомендациям самого производителяsm.gif Причем, что интересно, дальще видел оба варианта развития событий - переделывался референс под рекомендации(хотя работал и без них), и переделывались рекомендации под фактически работающий референсsm.gif Так что всяко бывает...

А стэк да, похожий. Только позволить себе 6 слоев нет возможности, только 4. И если прибавить в стэке маски на топе-боттоме, то импедансы станут еще больше похожими на правду.
Go to the top of the page
 
+Quote Post
Vlad-od
сообщение May 11 2011, 10:32
Сообщение #37


Местный
***

Группа: Свой
Сообщений: 363
Регистрация: 27-07-07
Из: Voronezh
Пользователь №: 29 411



Слабосвязанные пары можно разъединить и вести отдельно (ну скажем до пина разъема) и обрыв одного проводника можно пережить. С сильно свзязанными такое не пройдет )), зато они занимают по ширине меньше места.
Go to the top of the page
 
+Quote Post
Enzo
сообщение Aug 3 2011, 08:13
Сообщение #38


Частый гость
**

Группа: Свой
Сообщений: 132
Регистрация: 28-03-08
Из: Санкт-Петербург
Пользователь №: 36 306



Интересная тема про слабосвязанные дифф. пары.
В референс дизайнах, которые мне попадались, использовались сильно связанные дифф. пары, при том что сигналы разводились в этом же слое.
Соответственно импеданс соблюдался, только для одного типа проводников ( дифф. пара, одиночный провод). Сильно связанная дифф пара имеет большею помехозащищённость. Так что может быть лучше, защитить сигнал от перекрёстных помех, нежели соблюсти импеданс.
Go to the top of the page
 
+Quote Post
Uree
сообщение Aug 3 2011, 08:46
Сообщение #39


Знающий
******

Группа: Свой
Сообщений: 5 223
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



Цитата
импеданс соблюдался, только для одного типа проводников ( дифф. пара, одиночный провод)


Это с чего вдруг нельзя соблюдать все требуемые импедансы на одном слое? Хотя ВСЕ конечно трудно(попробуйте сделать например 10 Ом или 150 Ом), но обычно используемые - точно можно.
Go to the top of the page
 
+Quote Post
Enzo
сообщение Aug 3 2011, 10:12
Сообщение #40


Частый гость
**

Группа: Свой
Сообщений: 132
Регистрация: 28-03-08
Из: Санкт-Петербург
Пользователь №: 36 306



Цитата(Uree @ Aug 3 2011, 12:46) *
Это с чего вдруг нельзя соблюдать все требуемые импедансы на одном слое? Хотя ВСЕ конечно трудно(попробуйте сделать например 10 Ом или 150 Ом), но обычно используемые - точно можно.

Стандартный пример, шаг BGA 1 мм, VIA 0,6/0,3, трасса 0,13 .
т е ширину и толщину фольги мы уже не меняем. как сделать 50 Ом на одиночном и 100 на дифф паре. в одном слое?
Выше об этом уже писали...
Go to the top of the page
 
+Quote Post
vitan
сообщение Aug 3 2011, 10:22
Сообщение #41


не указал(а) ничего о себе.
******

Группа: Свой
Сообщений: 3 325
Регистрация: 6-04-06
Пользователь №: 15 887



Цитата(Enzo @ Aug 3 2011, 12:13) *
Интересная тема про слабосвязанные дифф. пары.
В референс дизайнах, которые мне попадались, использовались сильно связанные дифф. пары, при том что сигналы разводились в этом же слое.

Я так понял, что сильносвязанные повсюду используются только потому, что у них расстояние меньше, и они повсюду пролезают. Я сейчас делаю проект, где есть микс из тех и других, тоже на одном слое.
Go to the top of the page
 
+Quote Post
Uree
сообщение Aug 3 2011, 10:54
Сообщение #42


Знающий
******

Группа: Свой
Сообщений: 5 223
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



А кто запретил менять ширину трасс? И зачем? Считайте, задавайте нужную ширину, нужный зазор и все импедансы будут реализованы.
Go to the top of the page
 
+Quote Post
Enzo
сообщение Aug 4 2011, 05:22
Сообщение #43


Частый гость
**

Группа: Свой
Сообщений: 132
Регистрация: 28-03-08
Из: Санкт-Петербург
Пользователь №: 36 306



Цитата(vicnic @ May 3 2011, 09:47) *
Если при трассировке используются тесно связанные дифпары, то получить одновременно простое сопротивление 50 Ом с дифференциальным 100 Ом нереально.
Тесно связанные - где расстояние между парами примерно равно или чуть больше ширины проводников.
Придется выбирать, что важнее.


UREE, я говорю о ситуации описанной выше...
Go to the top of the page
 
+Quote Post
Ant_m
сообщение Aug 4 2011, 05:49
Сообщение #44


Знающий
****

Группа: Свой
Сообщений: 756
Регистрация: 14-08-07
Из: Москва
Пользователь №: 29 765



У меня вот получается, что я делаю не так??? crying.gif

Прикрепленное изображение
Go to the top of the page
 
+Quote Post
vicnic
сообщение Aug 4 2011, 07:11
Сообщение #45


Знающий
****

Группа: Свой
Сообщений: 652
Регистрация: 3-08-05
Из: Saint-Petersburg
Пользователь №: 7 318



Цитата(Ant_m @ Aug 4 2011, 09:49) *
У меня вот получается, что я делаю не так??? crying.gif

Прикрепленное изображение

А меня расчет не смущает: одиночное немного больше 50 Ом, при этом дифференциальное чуть меньше 100 Ом.
При этом субъективно я сказал бы, что зазор в 2 раза больше ширины проводника.
Go to the top of the page
 
+Quote Post
Uree
сообщение Aug 4 2011, 07:43
Сообщение #46


Знающий
******

Группа: Свой
Сообщений: 5 223
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



Больше даже на 3-х кратный зазор похоже. Поэтому можно начинать спорить, называть ли такую пару сильно связаной, или это уже слабо связанаяsm.gif
Go to the top of the page
 
+Quote Post
Ant_m
сообщение Aug 4 2011, 08:10
Сообщение #47


Знающий
****

Группа: Свой
Сообщений: 756
Регистрация: 14-08-07
Из: Москва
Пользователь №: 29 765



Цитата(Uree @ Aug 4 2011, 11:43) *
Больше даже на 3-х кратный зазор похоже. Поэтому можно начинать спорить, называть ли такую пару сильно связаной, или это уже слабо связанаяsm.gif

Проводник 0,12 зазор 0,3.

Цитата(Uree @ Aug 4 2011, 11:43) *
можно начинать спорить, называть ли такую пару сильно связаной, или это уже слабо связанаяsm.gif

А вот вопрос(ко всем), можно ли вообще считать пару сильносвязанной если она лежит над плоскостью земли и часть поля (причем значительная) замыкается на землю, а не на оппозитный проводник? В 90% случаев все платы такие. Я думаю - нет biggrin.gif

Кстати, фирма PMC sierra в своих рекомендациях, для SONET/SDH игрушек, требует выдерживать импеданс проводников в паре 50Ом. А про дифф. импеданс не говорит ничего rolleyes.gif

Go to the top of the page
 
+Quote Post
vicnic
сообщение Aug 4 2011, 08:35
Сообщение #48


Знающий
****

Группа: Свой
Сообщений: 652
Регистрация: 3-08-05
Из: Saint-Petersburg
Пользователь №: 7 318



Цитата(Ant_m @ Aug 4 2011, 12:10) *
Проводник 0,12 зазор 0,3.


А вот вопрос(ко всем), можно ли вообще считать пару сильносвязанной если она лежит над плоскостью земли и часть поля (причем значительная) замыкается на землю, а не на оппозитный проводник? В 90% случаев все платы такие. Я думаю - нет biggrin.gif

Кстати, фирма PMC sierra в своих рекомендациях, для SONET/SDH игрушек, требует выдерживать импеданс проводников в паре 50Ом. А про дифф. импеданс не говорит ничего rolleyes.gif

Мне кажется надо плясать от основ теории: влияют ли параметры одного проводника на характеристику соседнего проводника?
Если да и это надо учитывать, то исходим из того, что тесно связаны.
Банально: главное - нет единой рекомендации, каждый работает с конкретной микросхемой, смотрит принцип работы и рекомендации.
Отсюда строит свой проект.
Go to the top of the page
 
+Quote Post
Dimmix
сообщение Aug 5 2011, 19:39
Сообщение #49


Знающий
****

Группа: Участник
Сообщений: 645
Регистрация: 24-10-05
Пользователь №: 10 033



Подскажите однако, кроме картинок сами проекты поиметь возможно или они засекречены
Go to the top of the page
 
+Quote Post
Yra
сообщение Aug 13 2011, 09:26
Сообщение #50


Местный
***

Группа: Свой
Сообщений: 396
Регистрация: 22-10-04
Из: Воронеж
Пользователь №: 962



Моделили в гиперлинке свои шинки? IBIS - моделью на DDR2 (желательно на Micron MT47 ) поделитесь. Не могу выковорить с нета эту ибис модельку. Поэтому и замоделить не могу. Модели других микросхем подсовываю (sdram, ПЛИС ) - ересь получается.


--------------------
всё можно наладить, если достаточно долго вертеть в руках /Законы Мерфи/
Go to the top of the page
 
+Quote Post
cioma
сообщение Aug 19 2011, 22:13
Сообщение #51


Профессионал
*****

Группа: Свой
Сообщений: 1 226
Регистрация: 19-06-04
Из: Беларусь
Пользователь №: 65



Вам для какой микросхемы конкретно IBIS-модель нужна?
Если на сайте Micron нет, то искать где-либо еще смысла нет, проще использовать модель от другой подобной микросхемы от Micron.
Go to the top of the page
 
+Quote Post
Yra
сообщение Aug 23 2011, 16:57
Сообщение #52


Местный
***

Группа: Свой
Сообщений: 396
Регистрация: 22-10-04
Из: Воронеж
Пользователь №: 962



Я уже нашел (пришлось написать в службу поддержки micron). Теперь непонятно что с результатами моделирования делать (667 МГц). Замоделил системную шину в обеих направлениях: тестовый сигнал - меандрообразный (что неправильно в принципе т.к. в реале на шине сигнал недетерминированный и спектр у него другой...). Получил вроде гладенький сигнал на входе микросхем (в области неопределённости это особенно приятно). Есть руководство с картинками: чего следует ожидать от DDR2 1,8 В на 667 МГц? Особенно интересует моделирование и анализ глазковых диаграмм для всей шины одновременно. Как распознать опасность? То есть интересуют критерии настройки размеров глаза (шестиугольника, вписанного в глазковую диаграмму)?


--------------------
всё можно наладить, если достаточно долго вертеть в руках /Законы Мерфи/
Go to the top of the page
 
+Quote Post
cioma
сообщение Aug 24 2011, 15:05
Сообщение #53


Профессионал
*****

Группа: Свой
Сообщений: 1 226
Регистрация: 19-06-04
Из: Беларусь
Пользователь №: 65



Ну для DDR2 вроде все несколько проще, с точки зрения целостности сигналов нужно чтобы фронт монотонно перешел через Vihac/Vilac и затем оставался в пределах Vihdc/Vildc. Конечно чтобы выбросов больших напряжения открывания защитных диодов не было, чтобы были мотонотонные фронты. Для этой задачи меандр максимально возможной частоты подходит идеально.

А с точки зрения времянки, то там нужно смотреть на возможности как контроллера памяти так и самой памяти.

Например в HyperLynx можно посмотреть как целостность сигналов так и промоделировать временные задержки.
Go to the top of the page
 
+Quote Post
Zandy
сообщение Nov 21 2011, 09:31
Сообщение #54


Частый гость
**

Группа: Свой
Сообщений: 153
Регистрация: 5-03-05
Из: Москва
Пользователь №: 3 098



Дампинг-резистор (22 Ом). Где устанавливать? Т. е. в какое место трассы ставить? Доки говорят, что в шине адресов ставить надо около процессора, а в шине данных около микросхем памяти. У меня микросхемы памяти стоят рядом с процессором. Поэтому вышеупомянутое понятие получается довольно-таки размытым. Насколько все это критично? А вопрос вот еще в чем. Выравнивание длин трасс необходимо до и после резистора? Или важно обеспечить выравнивание общей длины трасс не взирая на местоположение резистора? Только не отсылайте к моделированию, как к критерию истины. Моделировать я наверное буду конечно, но после того, как плата будет разведена. Каждый чих проверять моделированием наверное неверный подход.
Go to the top of the page
 
+Quote Post
Uree
сообщение Nov 21 2011, 10:37
Сообщение #55


Знающий
******

Группа: Свой
Сообщений: 5 223
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



В общем случае последовательные резисторы нужно ставить как можно ближе к источнику сигнала. Для адресных линий это возле процессора. Для линий данных тяжелее, потому как они двунаправленные и тут тот случай когда нужно моделить - какому из драйверов согласованее критичнее, к тому ближе и ставить.
Правда непонятно при чем тут DDR2, там последовательное согласование как правило не нужно вообще.
Go to the top of the page
 
+Quote Post
Zandy
сообщение Nov 21 2011, 11:06
Сообщение #56


Частый гость
**

Группа: Свой
Сообщений: 153
Регистрация: 5-03-05
Из: Москва
Пользователь №: 3 098



Цитата(Uree @ Nov 21 2011, 14:37) *
Правда непонятно при чем тут DDR2, там последовательное согласование как правило не нужно вообще.


Как не нужно? Почему в доках ничего про это нет? Т. е. там нет категоричного ставить или нет. Чем руководствоваться, чтобы не ставить?
Go to the top of the page
 
+Quote Post
Uree
сообщение Nov 21 2011, 14:07
Сообщение #57


Знающий
******

Группа: Свой
Сообщений: 5 223
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



Да именно тем, что нигде не указано, что обязательно нужно ставитьsm.gif А зачем лишние компоненты на плате? Единственное, что требуется в ДДР2, это терминаторы на адресных линиях. И то, есть дизайны, где после проверки даже от них отказывались. Получалась вообще память, в которой только один резистор - в точке разветвления клока.
Go to the top of the page
 
+Quote Post
dmitry-tomsk
сообщение Nov 29 2011, 09:13
Сообщение #58


Знающий
****

Группа: Свой
Сообщений: 672
Регистрация: 18-02-05
Пользователь №: 2 741



Подскажите,пожалуйста,почему на ODT и CKE не ставят терминаторы (DDR3) ?
Go to the top of the page
 
+Quote Post

4 страниц V   1 2 3 > » 
Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 23rd July 2025 - 01:40
Рейтинг@Mail.ru


Страница сгенерированна за 0.02463 секунд с 7
ELECTRONIX ©2004-2016