Cyclone IV E и GX vs. Spartan-6 LX и LXT соответственно, Сравниваем, комментируем, делимся опытом Опции

[_Макс]

На мой взгляд, Cyclone IV E и GX vs. Spartan-6 LX и LXT соответственно, прямые конкуренты друг другу в одной категории. Я, и быть может не только я, стою перед выбором. В такой момент важно понять, что важнее, расставить приоритеты. С ПЛИС работаю впервые. Прошу помочь сделать правильный выбор.

Преимущества Altera Cyclone IV:
Покупка у оф. партнера в моем регионе
Дешевый серый программатор (около 50 долларов)
Более шустрый Quartus II, чем ISE от Xilinx

Недостатки Altera Cyclone IV:
Отсутствие хорошего лекарства для Quartus II x64
На первый взгляд Quartus II менее удобный

Преимущества Xilinx Spartan-6:
Чуть дешевле по мировым стокам
6 входовые LUT и более развитая ячейка
Больше памяти
Встроенный контроллер памяти
Красивый ISE, на который есть хорошее лекарство
Лучше документация

Недостатки Xilinx Spartan-6:
Более дорогой программатор
Нет официального дистрибьютора в регионе

Выбираю универсальное решение, чтобы конкретно на него подсесть по нескольким проектам. Что скажете?

Сообщение отредактировал _Макс - Oct 29 2010, 20:26

[BlackOps]

более дорогой программатор? ну и что.. один раз то покупается, зато вон сколько преимуществ в самом чипе (ну и ПО как вами описано). Хилой рулит.

[Koluchiy]

Гм...
А в чем заключается "Лучше документация" применительно к Xilinx?

[_Макс]

более дорогой программатор? ну и что.. один раз то покупается, зато вон сколько преимуществ в самом чипе (ну и ПО как вами описано). Хилой рулит.

Вы правы насчет программатора, но все же свои денежки считать приходится. ПО начал пробовать сделать элементарное, тормозит на шести ядерном компе, ни один раз уже зависло, разочаровался, правду здесь говорили А преимущества в самом чипе насколько важны? Я правда не знаю что мне даст 6 входом. Экономию LUT, а насколько?

Гм...
А в чем заключается "Лучше документация" применительно к Xilinx?

Почитал то и другое, доходчивее показались документы от Xilinx.

Сообщение отредактировал _Макс - Oct 29 2010, 17:06

[Sergey'F]

Почему у Spartan6 больше памяти?
Если говорить о блочной памяти, то у них примерно равные объемы, а в больших Cyclone IV ее вообще больше, причем, даже если прибавить и распределенную у Spartan 6. Кроме того, размер блока у CycloneIV - 9k, у Spartan6 - 18k.
P.S. С "серым" USB-blaster все в порядке. Но если хочется, можно купить его у Terasic за примерно те же деньги, а Terasic серым называть странно.

[bogaev_roman]

Вы вроде о деньгах паритесь...
Самый дорогой сиклончик от альтера на офсайте - EP4CGX150DF31I7- 644 бакса
Сходу (не смог отсортировать по цене) самый дорогой спартанчик - 200 баксов
Советую сначала определиться с конкретными требованиями, чтоб более предметно разговаривать о ресурсах.
Насчет ПО - работал и с альтера и с кзайлинкс - каких-то существенных недостатков или преимуществ не выявлено, но вроде ISE SV не поддерживает...

ПО начал пробовать сделать элементарное, тормозит на шести ядерном компе, ни один раз уже зависло, разочаровался, правду здесь говорили

Как и на чем, может проблемы в способе описания? Может Вы хотели использовать блочную память, а описали случайно обычную регистровую память процентов этах на 90, вот бедный синтезатор и пыхтит?

Сообщение отредактировал bogaev_roman - Oct 29 2010, 17:14

[_Макс]

Почему у Spartan6 больше памяти?
Если говорить о блочной памяти, то у них примерно равные объемы, а в больших Cyclone IV ее вообще больше, причем, даже если прибавить и распределенную у Spartan 6. Кроме того, размер блока у CycloneIV - 9k, у Spartan6 - 18k.
P.S. С "серым" USB-blaster все в порядке. Но если хочется, можно купить его у Terasic за примерно те же деньги, а Terasic серым называть странно.

Про память вычитал такое:
EP4CE10 414k
EP4CE15 504k
EP4CE22 594k
XC6SLX9 576k
XC6SLX16 576k
XC6SLX25 936k

В Spartan-6 DSP блоки с сумматорами, а в Cyclone IV только множители.

За серый USB-blaster я не сомневаюсь)

Вы вроде о деньгах паритесь...
Самый дорогой сиклончик от альтера на офсайте - EP4CGX150DF31I7- 644 бакса
Сходу (не смог отсортировать по цене) самый дорогой спартанчик - 200 баксов
Советую сначала определиться с конкретными требованиями, чтоб более предметно разговаривать о ресурсах.
Насчет ПО - работал и с альтера и с кзайлинкс - каких-то существенных недостатков или преимуществ не выявлено, но вроде ISE SV не поддерживает...

Как и на чем, может проблемы в способе описания? Может Вы хотели использовать блочную память, а описали случайно обычную регистровую память процентов этах на 90, вот бедный синтезатор и пыхтит?

Мне самый дорогой вряд ли понадобится, а то что нужно описал выше. По цене Spartan-6 чуть дешевле, но таких сейчас мало в наличии. Требования сейчас особого значения не имеют, я учусь и использовать это буду в нескольких разных проектах, универсальное решение нужно.

У меня зависало в схемном редакторе в основном.

[dmitry-tomsk]

Выбираю универсальное решение, чтобы конкретно на него подсесть по нескольким проектам. Что скажете?

Для dsp задач однозначно лучше spartan, архитектура лучше, но максимум 180 умножителей (150 LXT примерно равен EP4CGX75). По цене примерно одинаковые. Но у cyclone pcie на 4 линии, а у spartan на 1. Так что под задачу смотрите.

[Sergey'F]

Про память вычитал такое

Понятно, Вас маленькие неGX интересуют. Да, в этих устройствах поменьше памяти.

Я правда не знаю что мне даст 6 входом. Экономию LUT, а насколько?

Это дает уменьшение числа слоев логики в схемах и повышение быстродействия (тактовой частоты).
Что касается экономии LUT - Xilinx в своих расчетах Logic Cells уже учел примерный коэффициент соотношения объема проекта, реализованного в шестивходовых и четырехвходовых таблицах перекодировки. Так что за это уже уплачено.
Реально все зависит от особенностей проекта, качества синтезатора и т.д. Этот коэффициент процентов на 20 может гулять.

[Maverick]

На мой взгляд, Cyclone IV E и GX vs. Spartan-6 LX и LXT соответственно, прямые конкуренты друг другу в одной категории. Я, и быть может не только я, стою перед выбором. В такой момент важно понять, что важнее, расставить приоритеты. С ПЛИС работаю впервые. Прошу помочь сделать правильный выбор.
...

Выбираю универсальное решение, чтобы конкретно на него подсесть по нескольким проектам. Что скажете?

Я выбирал бы Spartan 6 фирмы Xilinx. Преимущества Вам ранее уже написали.

[Victor®]

Нет официального дистрибьютора в регионе

Да вот это как-то странно.
Xilinx через AVNET доступен практически везде.

[_Макс]

Да вот это как-то странно.
Xilinx через AVNET доступен практически везде.

AVNET не растомаживает, насколько я помню. Как я понял, платить нужно за бугор и просто ждать посылку. Или у вас как?

[VladimirB]

...У меня зависало в схемном редакторе в основном.

Ну это неудивительно - уже всем объясняли, что основное его назначение заставить людей отказаться от схемного ввода и писать на HDL. А вот текстовый редактор в новых ISE (11-12) вроде меньше глючит.

Документация мне тоже кажется у Хилинка подоходчивей будет и с контроллером памяти меньше париться придётся.

Короче я за спартаны.

AVNET не растомаживает, насколько я помню. Как я понял, платить нужно за бугор и просто ждать посылку. Или у вас как?

Если вы в России - то вот здесь:
www.abnuniversal.ru
возют с авнета, всё растомаживают и отсылают экспресс почтой в любой регион России.

или офицальный дистрибутор имеется: plis.ru (но туда лучше обращаться в последнюю очередь)

[_Макс]

Это дает уменьшение числа слоев логики в схемах и повышение быстродействия (тактовой частоты).
Что касается экономии LUT - Xilinx в своих расчетах Logic Cells уже учел примерный коэффициент соотношения объема проекта, реализованного в шестивходовых и четырехвходовых таблицах перекодировки. Так что за это уже уплачено.
Реально все зависит от особенностей проекта, качества синтезатора и т.д. Этот коэффициент процентов на 20 может гулять.

Мда, я это не заметил, принял цифры за логические элементы. Если так то это довольно серое преимущество как по мне.

Ну это неудивительно - уже всем объясняли, что основное его назначение заставить людей отказаться от схемного ввода и писать на HDL. А вот текстовый редактор в новых ISE (11-12) вроде меньше глючит.

Документация мне тоже кажется у Хилинка подоходчивей будет и с контроллером памяти меньше париться придётся.

Короче я за спартаны.

Если вы в России - то вот здесь:
www.abnuniversal.ru
возют с авнета, всё растомаживают и отсылают экспресс почтой в любой регион России.

или офицальный дистрибутор имеется: plis.ru (но туда лучше обращаться в последнюю очередь)

Схемный ввод мне нужен, по крайней мере соединить компоненты на верхнем уровне красивее в схеме. Такой инструмент толжен быть и должен нормально работать.

Я в Украине, Чернигов. У нас только партнеры plis.ru то есть через три колена будет поставка, плюс эти партнеры вообще в ПЛИС не шарят.

[VladimirB]

Мда, я это не заметил, принял цифры за логические элементы. Если так то это довольно серое преимущество как по мне.


Схемный ввод мне нужен, по крайней мере соединить компоненты на верхнем уровне красивее в схеме. Такой инструмент толжен быть и должен нормально работать.

Я в Украине, Чернигов. У нас только партнеры plis.ru то есть через три колена будет поставка, плюс эти партнеры вообще в ПЛИС не шарят.

Ну тогда ничего не поделаешь - берите циклопы - если имеется хороший дистрибутор хоть и более слабых по характеристикам микросхем.

[_Макс]

Ну тогда ничего не поделаешь - берите циклопы - если имеется хороший дистрибутор хоть и более слабых по характеристикам микросхем.

А если найду где купить?)

[tAmega]

Попробуйте найти партнеров silica.com они представляют Avnet в России и остальные компании берут у них.
Их почта moscow@silica.com, они сразу же отвечают.

[Maverick]

Я в Украине, Чернигов. У нас только партнеры plis.ru то есть через три колена будет поставка, плюс эти партнеры вообще в ПЛИС не шарят.

Напишите на эту почту denisov_nik собака mail.ru. Эта почта человека, работающего в офисе (находится в Киеве), который является официальным представителем Инлайн групп в Украине.
Зачем чтобы они шарили? Вы спрашивайте конкретные ПЛИС или отладочные платы. Вот цены и сроки на отладочные платы, которые при нашем запросе дали (запрос делал буквально на прошлой недели)

HW-SPAR3E-SK-UNI-G 1шт. Цена= 4795 грн.(без НДС) 10-14 нед.

EK-S6-SP601-G 1шт. Цена= 3030 грн.(без НДС) 5-7нед.

Точно не знаю, вроде VD MAIS также поставляет продукцию Xilinx.

[Koluchiy]

Если только начинаете работать с ПЛИСами, мой совет - выбирайте Альтеру.
Если уже вполне себе, и производитель в целом не важен, то всё зависит от проекта - чего ему лучше подходит.
В принципе, на микросхемах любого производителя можно сделать что угодно (ну или диапазон доступного практически одинаков), эффективность проекта как правило больше определяется квалификацией разработчика (в т.ч. применительно к применению) и освоенностью конкретного ПО + семейства, чем характеристиками микросхемы.
Думаю, даже гуры при оптимальном выборе производителя микросхем под конкретный проект редко выигрывают больше 20%...

[_Макс]

Если только начинаете работать с ПЛИСами, мой совет - выбирайте Альтеру.

Почему?

...освоенностью конкретного ПО + семейства...

Именно перед этим выбором я сейчас стою.

Напишите на эту почту denisov_nik собака mail.ru. Эта почта человека, работающего в офисе (находится в Киеве), который является официальным представителем Инлайн групп в Украине.

Это какая фирма?

[microstrip_shf]

Недавно покупали в Питерском офисе Инлайна отладочник SP605 и 2 программатора. На время ожидания отгрузки выдали такой же отладочник поиграться. Привезли быстро очень . Нормальная контора.

До этого работали с циклонами и максами, но интересно стало попробовать что-то новое.

[Koluchiy]

Почему?

На мой взгляд, ПО у Альтеры сделано так, что осваивать его проще.

Именно перед этим выбором я сейчас стою.

Не понял, перед каким?

[Maverick]

Это какая фирма?

Кажется, но я могу ошибаться, является официальным представителем Инлайн групп в Украине. Лучше им написать и все у них спросить.

[VladimirB]

Кажется, но я могу ошибаться, является официальным представителем Инлайн групп в Украине. Лучше им написать и все у них спросить.

Цитата из рунета:
"Отправлено Vit 05 февраля 2002 г. 10:25
В ответ на: Кто в Киеве продает MSP430? отправлено Rulon 04 февраля 2002 г. 23:30
по denisov _ nik & mail . ru или по телефону 291-49-77
Денисов Николай или Зайцев Сергей
они представляют московскую www.scanti.ru"

Если только начинаете работать с ПЛИСами, мой совет - выбирайте Альтеру...
...На мой взгляд, ПО у Альтеры сделано так, что осваивать его проще.

В ИСЕ все проблемы связаны с оболочкой и схематиком , а основные утилиты синтезатор, роутер, корегенератор - работают хорошо и не глючат. Структура документации и структура самих ПЛИС у хилых более понятная. Самый главный плюс всегда можно проконтролировать результаты синтеза и заглянуть внутрь ПЛИС с помощью FPGA editora - для начинающих это очень полезно - видеть, к чему привела та или иная конструкция HDL.

Кактус с одной строны выглядит как самодостаточная среда разработки, вроде всё есть и даже схематик нормальный. Но захочешь осуществить поведенческое моделирование какого нибудь entity - а он тебя пошлёт нахрен порты по ПЛИС раскидывать. Так что модельер всё равно внешний нужен.

[Victor®]

Я в Украине, Чернигов. У нас только партнеры plis.ru то есть через три колена будет поставка, плюс эти партнеры вообще в ПЛИС не шарят.

VD-MAIS. Перезвоните им и поговорите - там достаточно адекватный персонал.
Вроде как и семинары у них были. Может и сэмплы обломятся.

С сайта VD-MAIS
"VD-MAIS­ ­­­–эксклюзивный партнер компании Silica An Avnet Company по продукции Xilinx на территории Украины"
"В июне 2008 г. НПФ VD MAIS и глобальный дистрибьютор Silica An Avnet Company заключили
соглашение о продвижении в Украине программируемых логических интегральных схем (ПЛИС) компании XILINX."

[_Макс]

VD-MAIS. Перезвоните им и поговорите - там достаточно адекватный персонал.
Вроде как и семинары у них были. Может и сэмплы обломятся.

С сайта VD-MAIS
"VD-MAIS­ ­­­–эксклюзивный партнер компании Silica An Avnet Company по продукции Xilinx на территории Украины"
"В июне 2008 г. НПФ VD MAIS и глобальный дистрибьютор Silica An Avnet Company заключили
соглашение о продвижении в Украине программируемых логических интегральных схем (ПЛИС) компании XILINX."

Да, я видел, это по сути как дистрибьютор дистрибьютора. В таком случае какие цены у них будут? Стоимость чипов что содержатся на складе (доступно он-лайн) мне показалась завышенной.

[Sergey'F]

Не хочется разводить холивар, IMHO, конечно, так как работаю и с тем, и с другим:

В ИСЕ все проблемы связаны с оболочкой и схематиком , а основные утилиты синтезатор, роутер, корегенератор - работают хорошо и не глючат.

Синтезатор встроенный в ISE слабее, чем в Quartus, не говоря уже о поддержке SV.

Структура документации и структура самих ПЛИС у хилых более понятная. Самый главный плюс всегда можно проконтролировать результаты синтеза и заглянуть внутрь ПЛИС с помощью FPGA editora - для начинающих это очень полезно - видеть, к чему привела та или иная конструкция HDL.

По документации - дело привычки. С точки зрения просмотра результатов - Chip Planner и Resource Property Editor ничуть не хуже (а я считаю, лучше FPGA Editor). А возможность через контекстное меню открыть из редактора любой просмотрщик и редактор настроек и локализовать элемент там очень удобна и для начинающего дорогого стоит. Поэтому по юзабилити Quartus впереди.

Кактус с одной строны выглядит как самодостаточная среда разработки, вроде всё есть и даже схематик нормальный. Но захочешь осуществить поведенческое моделирование какого нибудь entity - а он тебя пошлёт нахрен порты по ПЛИС раскидывать. Так что модельер всё равно внешний нужен.

Не совсем понимаю, что имеется в виду. Без назначений он сам ножки раскидывает, автоматом. Так что даже временное моделирование можно сделать без назначений, не говоря о функциональном. Ну а с 10 версии все равно симулятор внешний, так что все равно.

[Maverick]

Да, я видел, это по сути как дистрибьютор дистрибьютора. В таком случае какие цены у них будут? Стоимость чипов что содержатся на складе (доступно он-лайн) мне показалась завышенной.

Вы покупаете сами оплачиваете или фирма/предприятие оплачивает?

[_Макс]

Вы покупаете сами оплачиваете или фирма/предприятие оплачивает?

По разному бывает. В любом случае покупаются кристаллы по дешевле и цена играет большую роль.

[Koluchiy]

В ИСЕ все проблемы связаны с оболочкой и схематиком , а основные утилиты синтезатор, роутер, корегенератор - работают хорошо и не глючат. Структура документации и структура самих ПЛИС у хилых более понятная. Самый главный плюс всегда можно проконтролировать результаты синтеза и заглянуть внутрь ПЛИС с помощью FPGA editora - для начинающих это очень полезно - видеть, к чему привела та или иная конструкция HDL.

Кактус с одной строны выглядит как самодостаточная среда разработки, вроде всё есть и даже схематик нормальный. Но захочешь осуществить поведенческое моделирование какого нибудь entity - а он тебя пошлёт нахрен порты по ПЛИС раскидывать. Так что модельер всё равно внешний нужен.

ИСЕ меня поначалу очень утомлял тем, что очень любит выдавать неизвестные ошибки в случае неправильных действий (которых у осваивающего всегда много). Пока не поймешь, куда льзя, куда нельзя - эмоций много.
По документации с Альтерой никогда не имел проблем, у Xilinx - бывало, когда временную диаграмму общения с их ИП-ядром приходилось подбирать вручную, т.к. документация крайне неподробна.

Для начинающих надо, чтобы то, что они ввели, откомпилировалось, просимулировалось и заработало.
А если не откомпилировалось - чтобы было понятно, почему. Заглянуть внутрь ПЛИС - это следующий шаг, когда лампочки уже уверенно моргают и вопроса "как сделать ком-порт" не возникает.

[_Макс]

ИСЕ меня поначалу очень утомлял тем, что очень любит выдавать неизвестные ошибки в случае неправильных действий (которых у осваивающего всегда много). Пока не поймешь, куда льзя, куда нельзя - эмоций много.
По документации с Альтерой никогда не имел проблем, у Xilinx - бывало, когда временную диаграмму общения с их ИП-ядром приходилось подбирать вручную, т.к. документация крайне неподробна.

Для начинающих надо, чтобы то, что они ввели, откомпилировалось, просимулировалось и заработало.
А если не откомпилировалось - чтобы было понятно, почему. Заглянуть внутрь ПЛИС - это следующий шаг, когда лампочки уже уверенно моргают и вопроса "как сделать ком-порт" не возникает.

Первый опыт с ISE немного разочаровал меня. В понедельник буду экспериментировать с Quartus II. Но то, что сам чип лучше от Xilinx - однозначно. Хотя Cyclone V на подходе, кто знает, что будет в нем.

[Maverick]

Первый опыт с ISE немного разочаровал меня.

Вы наверное еще не работали в программном обеспечении (Libero IDE) от Actel ...

[_Макс]

Вы наверное еще не работали в программном обеспечении (Libero IDE) от Actel ...

Устанавливал смотрел, не вникал. Меня оттолкнула трех входовая логика в ProASIC. А что в Libero?

[Victor®]

Да, я видел, это по сути как дистрибьютор дистрибьютора. В таком случае какие цены у них будут? Стоимость чипов что содержатся на складе (доступно он-лайн) мне показалась завышенной.

Сравните с ценой Avnet - станет ясно.
А цены, которые on-line - я на них не смотрю.
Надо звонить и беседовать - практически всегда вопрос решается в выгодном направлении.
Вообщем (как и с каждым дистром) - все решается на основе личных отношений и умения договариваться.

[Boris_TS]

Первый опыт с ISE немного разочаровал меня.

А Вы пробовали ISE xx.x Quick Start Tutorial ? - обычно они были не очень погаными.

Касательно Xilinx FPGA vs Altera FPGA: исторически так сложилось, что в Xilinx FPGA есть возможность превращать часть LUT'ов в RAM (distrebuted RAM), а вот у Altera этого не было. Лично мне (для моих интерфейсных задач) часто нужны небольшие FIFO'шки, которые весьма удобно собирать на distributed RAM (оно и значительно быстрее по сравнению с Block RAM, и имеет меньшие ограничения на размещение в кристалле). Вот тут становится весьма существенным RAM основан на LUT4 или на LUT6 - последний имеет ёмкость в 4 раза больше. Те LUT, которые могут стать distributed RAM, могут мутировать и в сдвиговые регистры, что в ряде случаев позволяет хорошо сэкономить триггера.
Ну, и если я ничего не путаю, то в Spartan-6 (как и в Virtex-5/6), вообще-то не настоящие LUT6, а пара LUT5 со связанными входами и выделенным мультиплексором. Поэтому, в ряде случаев, есть возможность использовать этот LUT6, как 2 LUT5. Особенно хорошо получается это использовать, когда хочется иметь небольшой distributed RAM (с шириной адреса 5 и менее), тогда получается в одном LUT6 - RAM на 2 бита сразу. О различных извращениях над LUTx можно прочитать в ug384.pdf (Spartan-6 FPGA Configurable Logic Block).

Касательно среды ввода проекта (Design Entry), если есть возможность, что я бы советовал посмотреть на Active HDL 8.x. Мне весьма нравится эта среда для набора HDL текстов - она позволяет очень быстро устранять ряд опечаток/мелких ошибок, также в ней есть весьма неплохой схемный редактор (позволяющий делать включения на HDL !),.. ну и чтобы жилось совсем хорошо: она и моделировать умеет. Что же тогда остаётся ISE ?? - а остаётся ей синтез и implemtntation.

[_Макс]

Касательно среды ввода проекта (Design Entry), если есть возможность, что я бы советовал посмотреть на Active HDL 8.x. Мне весьма нравится эта среда для набора HDL текстов - она позволяет очень быстро устранять ряд опечаток/мелких ошибок, также в ней есть весьма неплохой схемный редактор (позволяющий делать включения на HDL !),.. ну и чтобы жилось совсем хорошо: она и моделировать умеет. Что же тогда остаётся ISE ?? - а остаётся ей синтез и implemtntation.

Смотрел на сайте производителя, не впечатлило. Чтобы прикрутить сие к ISE нужно приложить усилия, не факт, что это будет стабильно работать, и лучше знать один распространенный инструмент, а не нагружать себя еще одним, при не знании первого. Это только моя точка зрения. За комментарий Спасибо!

[ViKo]

Касательно Xilinx FPGA vs Altera FPGA: исторически так сложилось, что в Xilinx FPGA есть возможность превращать часть LUT'ов в RAM (distrebuted RAM), а вот у Altera этого не было.

Чудеса рассказываете. В каждой LUT есть триггер, который сам по себе уже 1-битовая RAM.
И FIFO из них сделать не проблема для каждой FPGA.

[_Макс]

Чудеса рассказываете. В каждой LUT есть триггер, который сам по себе уже 1-битовая RAM.
И FIFO из них сделать не проблема для каждой FPGA.

Как я понял, distributed RAM это память именно из LUT, это намного лучше поскольку LUT-4 имеет 16 бит памяти, LUT-6 - 64, а триггер только один бит.

[Leka]

Для distributed RAM есть еще аппаратная поддержка многопортовой памяти - 1 порт записи, 2 и более портов чтения.

[ViKo]

Как я понял, distributed RAM это память именно из LUT, это намного лучше поскольку LUT-4 имеет 16 бит памяти, LUT-6 - 64, а триггер только один бит.

сомневаюсь... а выходов у LUT сколько? и как к тем битам добраться?
На LUT можно сделать latch, однобитовый.
upd. а на LUT-6 - двухбитовый, наверное...
upd2. для этого нужно выход LUT завести на один из ее входов, так будет "поддерживаться" тот бит, который хранится, пока сигнал разрешения разрешает.

[_Макс]

Для distributed RAM есть еще аппаратная поддержка многопортовой памяти - 1 порт записи, 2 и более портов чтения.

Тем более.

сомневаюсь... а выходов у LUT сколько? и как к тем битам добраться?
На LUT можно сделать latch, однобитовый.

выход один, берете 8 LUT и получаете память 16х8 или 64х8.

[ViKo]

выход один, берете 8 LUT и получаете память 16х8 или 64х8.

Не верю! Сделаете?
P.S. эти биты не "хранятся", а передаются со входов на выход "навылет"

[des00]

Не верю! Сделаете?

прежде чем так категорично спорить, прочитайте любой даташит на хилый слайс. В отличие от альтеры у хилых есть блок специальных функций - генератор адреса, который позволяет изменять контент люта на лету. Это позволяет на 4-х входовом люте сделать однобитную память на 16 адресов.

[Boris_TS]

Чудеса рассказываете. В каждой LUT есть триггер, который сам по себе уже 1-битовая RAM.

Нуууу. Можно с разных сторон смотреть на FPGA... Я, лично, вообще вижу практическое отсутствие логических элементов в Xilinx FPGA (за исключением XORCY):
1. FF - это просто триггер.
2. LUTx - это набор 2^X триггеров с выходным мультиплексором 2^X->1. А в Xilinx FPGA ряд LUTx имеют еще и систему управления записи (с дополнительными линиями адреса записи) - именно они и могут мутировать в distributed RAM (1 LUTx в ОЗУшку 2^X на 1 бит) или Shift Register (глубиной до 2^X триггеров).
3. Block RAM - еще больший набор триггер с развитой системой управления и мультиплексирования.
4. Развитая схема тактирования.
5. I/O буфера и ноги (шары).
6. Всякие разные HardCore.
Какие тут чудеса ? - тут вроде реали жизни...

выход один, берете 8 LUT и получаете память 16х8 или 64х8.

Не верю! Сделаете?

А направно не верите, не ленитесь, посмотрите ug384.pdf (Spartan-6 FPGA Configurable Logic Block) и Вы обнаружите, что несколько недоочениваете Xilinx LUT.

Есть, правда, неприятное ограничение для двухпортовой памяти: адрес записи данных совпадает с адресом выходного мультиплексора LUTA (первого из 4 LUT в Slice), поэтому для двухпортовой памяти из 4 LUT получится использовать только 3. Но на этих 3 (трёх) LUT6 можно реализовать DualPort RAM 64x3 бит или DualPort RAM 32x6 бит - вроде весьма приятный расклад.

[_Макс]

Не верю! Сделаете?
P.S. эти биты не "хранятся", а передаются со входов на выход "навылет"

Разве у вас вызывает сомнение утверждение, что LUT это SRAM, которая записывается при конфигурировании. Входы LUT это адрес. Выход - это значение по этому адресу, и таким образом задавая различное содержимое LUT можно реализовать любую фунцию четырех (шести) одно битовых переменных.

[ViKo]

прежде чем так категорично спорить, прочитайте любой даташит на хилый слайс. В отличие от альтеры у хилых есть блок специальных функций - генератор адреса, который позволяет изменять контент люта на лету. Это позволяет на 4-х входовом люте сделать однобитную память на 16 адресов.

Если так, виноват! Извиняюсь
А SLICE - это то, что в Altera зовется LAB?
Впечатляет!

[des00]

А SLICE - это то, что в Altera зовется LAB?

slice это аналог LE, аналог LAB это CLB

[_Макс]

slice это аналог LE

Не совсем:

Each Spartan-6 FPGA slice contains four LUTs and eight flip-flops.

К слову, в 1,430 слайсов, что равняется 5720 LUT. За счет 6ти входовой логике Xilinx приравнивает это к 9152 логическим ячейкам, что как по мне - черезчур щедро за дополнительные два входа. Как думаете?

Сообщение отредактировал _Макс - Nov 1 2010, 13:27

[ViKo]

Не совсем:

Скорее, какое-то промежуточное звено в иерархии.

[Sergey'F]

Не совсем:

К слову, в 1,430 слайсов, что равняется 5720 LUT. За счет 6ти входовой логике Xilinx приравнивает это к 9152 логическим ячейкам, что как по мне - черезчур щедро за дополнительные два входа. Как думаете?

Нормально и вполне честно. Вот Altera ценит свой ALM в Stratix (6LUT+2adder+2DFF) примерно в 2,5 логических элемента Cyclone (4LUT+DFF). У меня на паре проектов, что я пробовал компилировать под оба семейства, получилось соотношение около 1,8.

[_Макс]

Могут быть случаи, когда больше 4х входовых LUT предпочтительнее, чем меньше 6ти входовых? Соотношение по Xilinx - 1,6. Привидите примеры.

[ViKo]

Могут быть случаи, когда больше 4х входовых LUT предпочтительнее, чем меньше 6ти входовых?

Счетчик. Сумматор. Если на каждый логический элемент приходит всего пара сигналов, и выход используется.

[dmitry-tomsk]

Не совсем:

К слову, в 1,430 слайсов, что равняется 5720 LUT. За счет 6ти входовой логике Xilinx приравнивает это к 9152 логическим ячейкам, что как по мне - черезчур щедро за дополнительные два входа. Как думаете?

У меня такой пример. Дециматор на базе симметричного ких фильтра в virtex-4 (с 4-мя входовыми lut) занимает 350 dff 249 lut, в spartan-6 - 188 dff 166 lut. Причём максимальный коэффициент прореживания вдвое больше в spartan-6, так как у него память на 32 бита. Плюс блоки ramb делятся на два sdp блока, очень экономит память.

[_Макс]

У меня такой пример. Дециматор на базе симметричного ких фильтра в virtex-4 (с 4-мя входовыми lut) занимает 350 dff 249 lut, в spartan-6 - 188 dff 166 lut. Причём максимальный коэффициент прореживания вдвое больше в spartan-6, так как у него память на 32 бита. Плюс блоки ramb делятся на два sdp блока, очень экономит память.

249/166 = 1.5, а Xilinx дает завышение на 1.6

[Boris_TS]

Господа-товарищи, а о чём спор то: какие/чьи попугаи (LE) более честные ?? - да ничьи ! Сначала появились попугаи, теперь эквивалентные попугаи... - бредятина какая-то.
Оценивайте в LUTx, FF, BRAM, PLL по отдельности и не заводите никаких интегральных попугаев - всё равно невозможно выбрать универсальных весовых коэффициентов для сведения независимых параметров в кучу. Вот как, например, универсально учесть, что LUT6 - это 2 спаренных LUT5 с независимыми выходами ?? - иногда это даёт удвоение количества LUT, а иногда - просто монопениссуально. Как это иногда учесть в универсальном весовом коэффициенте ?

[_Макс]

Господа-товарищи, а о чём спор то: какие/чьи попугаи (LE) более честные ?? - да ничьи ! Сначала появились попугаи, теперь эквивалентные попугаи... - бредятина какая-то.
Оценивайте в LUTx, FF, BRAM, PLL по отдельности и не заводите никаких интегральных попугаев - всё равно невозможно выбрать универсальных весовых коэффициентов для сведения независимых параметров в кучу. Вот как, например, универсально учесть, что LUT6 - это 2 спаренных LUT5 с независимыми выходами ?? - иногда это даёт удвоение количества LUT, а иногда - просто монопениссуально. Как это иногда учесть в универсальном весовом коэффициенте ?

Уважаемый, нам с вами приходится выбирать между n LUT4 и m LUT6. Предложите свою методику выбора.

[Koluchiy]

Предлагаю методику выбора.
Создаете проект в виде элементарной ячейки предполагаемого в будущем проекта (считаем, что проект предполагается многоканальный или еще как-то повторяемый).
Эту самую ячейку компилируем под все интересующие семейства.
Результат умножаем на стоимость каждого ресурса в каждом семействе (которое получаем делением цены микросхемы на количество ресурса).
Результаты сравниваем, получаем оптимум.

[_Макс]

Предлагаю методику выбора.
Создаете проект в виде элементарной ячейки предполагаемого в будущем проекта (считаем, что проект предполагается многоканальный или еще как-то повторяемый).
Эту самую ячейку компилируем под все интересующие семейства.
Результат умножаем на стоимость каждого ресурса в каждом семействе (которое получаем делением цены микросхемы на количество ресурса).
Результаты сравниваем, получаем оптимум.

Вот беда, компилирование под девайсы разных производителей требует знания проприетарных программ. Полезно забежать наперед, особенно когда нет знания софта от всех производителей ПЛИС.

[des00]

Вот беда, компилирование под девайсы разных производителей требует знания проприетарных программ. Полезно забежать наперед, особенно когда нет знания софта от всех производителей ПЛИС.

что там знать то ? до первой сборки минут 15ть, основы изучаются за час. Кроме того что мешает взять универсальный синтезатор и сравнить результаты его работы?

[_Макс]

что там знать то ? до первой сборки минут 15ть, основы изучаются за час. Кроме того что мешает взять универсальный синтезатор и сравнить результаты его работы?

Есть универсальные синтезаторы? Это какие?

[Kuzmi4]

2 _Макс
Из известных:
От ментора - Precision
От синопсиса - Synplify

[ViKo]

Если бы в природе существовало семейство ПЛИС, оптимально подходящее для всех случаев жизни, то остальные уже подохли бы. Каждый раз придется что-то выбирать. Причем исходя из личных симпатий, предыдущего опыта, знаний и умений, требуемых предполагаемых ресурсов, цены, доставаемости, "распиаренности" и т.д. Опрос показал бы, кто что использует. Это - какая-никакая, а информация.

[dmitry-tomsk]

2 _Макс
Из известных:
От ментора - Precision
От синопсиса - Synplify

Не самый удачный подход для сравнения ресурсов/частоты. Altera и Xilinx настолько разнятся по архитектуре, что схемы надо проектировать разные, проверяя себя по технологической схеме после синтеза, если опыта мало. Только очень простые вещи можно отдать на откуп синтезатору.

[Boris_TS]

Уважаемый, нам с вами приходится выбирать между n LUT4 и m LUT6. Предложите свою методику выбора.

Ну, раз замечание направлено было мне, то, несмотря на то, что уже, в общем-то, интегральный ответ был дан, добавлю отсебятину.
Насколько я понял, идёт выбор не между LUT4 и LUT6 (например, Staptan-3A LUT и Staptan-6 LUT), а выбор стоит между Cyclone IV LUT4 и Staptan-6 LUT6, необходимо иметь в виду множество аспектов, приведу некоторые:
1. Собираетесь ли Вы использовать (и насколько активно) distributed RAM, который есть в Staptan-6 и, если я не ошибаюсь, всё ещё нет в Cyclone IV. Если Вы собираетесь умеренно активно использовать distributed RAM, сможет ли его заменить Cyclone IV BlockRAM таким образом, чтобы еще оставались блоки памяти для других нужд.
2. Стоит иметь в виду, что в Xilinx Slice сигналы управления триггерами одни и те же для всей группы триггеров, т.е. в редких случаях вы будете терять 7 триггеров из 8 из-за необходимости использовать уникальный набор CE, RST и CLK. Хоть эти ситуации и редки, но они ситуации неизбежны.
3. Также надо иметь в виду, что 4 из 8 триггеров могут получать данные только с LUT5 ("нижней" половины LUT6) и поэтому не стоит рассчитывать, что они будут часто использоваться.
4. В тоже время есть возможность в пределах одного Slice независимо использовать 4 LUT6 (по 6 входных сигналов на каждый) и 4 триггера со своими четырьмя независимыми входными сигналами, обходящими LUT'ы. Насколько такое возможно в Cyclone IV - не знаю.

P.S. Я плотно сижу на Xilinx, т.к. в моих интерфейсных задачах часто и обильно приходится использовать Distributed RAM, и если её пытаться сделать на Cyclone-x Block RAM, то просто похороню огромную кучу BRAM не использовав ёмкость каждого и на 50%.
Отталкивайтесь от задач, которые Вам необходимо решать. А также от доставаемости (цены) ПЛИС теми партиями, которые Вам необходимы – это тоже может стать огромной проблемой.

[_Макс]

2 _Макс
Из известных:
От ментора - Precision
От синопсиса - Synplify

Возможно ли совместно с универсальным синтезатором использовать универсальную среду и вспомогательные программы, чтобы уйти от использования специального ПО под каждого вендора? Что вы об этом думаете?

[Kuzmi4]

2 dmitry-tomsk
Согласен, но для проверки кучки логики+тригеров чтоб посомтреть на разницу в 4/6 входовых лутах думаю подойдёт.

2 _Макс

уйти от использования специального ПО под каждого вендора

у вас получится не раньше чем кто то придумает универсальный P&R

[_Макс]

Было решил использовать Xilinx. Не могу найти совместимый со Spartan-6 программатор. Вопросы в соответствующих ветках ничего не дают. Че делать то?

[Koluchiy]

Эммм...
А что, Platform Cable USB (II) с ней не работают?

[DSIoffe]

Уходить на Altera. Вот с программатором точно проблем не будет. И сами ПЛИС, имхо, купить полегче.

[VladimirB]

Было решил использовать Xilinx. Не могу найти совместимый со Spartan-6 программатор. Вопросы в соответствующих ветках ничего не дают. Че делать то?

и даже Parallel Cable IV и Platform Cable USB (I)
и Xerxes - работают, так что выбор большой.

ИМХО Parallel Cable III на буфере за 15 рублей тоже должён работать, главное чтобы его из импакта не удалили.

[_Макс]

Эммм...
А что, Platform Cable USB (II) с ней не работают?

Работает, но дорого стоит, хотелось бы серый или собрать самому.

и даже Parallel Cable IV и Platform Cable USB (I)
и Xerxes - работают, так что выбор большой.

ИМХО Parallel Cable III на буфере за 15 рублей тоже должён работать, главное чтобы его из импакта не удалили.

Xerxes не работает со Spartan-6. Вообще не понятно, что это за программатор и что там внутри.
LPT порта уже нет нигде Черт возьми, самый полезный порт в компьютере был

Сообщение отредактировал _Макс - Nov 22 2010, 12:48

[Alex77]

Работает, но дорого стоит, хотелось бы серый или собрать самому.
Xerxes не работает со Spartan-6. Вообще не понятно, что это за программатор и что там внутри.
LPT порта уже нет нигде Черт возьми, самый полезный порт в компьютере был

А его кто нибудь тестировал на работу со Spartan-6 ? На сайте может быть очень старая информация.

[_Макс]

А его кто нибудь тестировал на работу со Spartan-6 ? На сайте может быть очень старая информация.

Звонил, сказали, что это копия Platform Cable I, а Xilinx говорит, что этот Spartan-6 не поддерживает.

[VladimirB]

Звонил, сказали, что это копия Platform Cable I, а Xilinx говорит, что этот Spartan-6 не поддерживает.

У нас USB Platform Cable I (чёрный), нормально работает с Virtex6.
JTAG состоит из 6 проводов - там не работать нечему, главное чтобы VREF соответствующий поддерживался.
Насколько я помню USB Platform Cable I поддерживает VREF до 1.8В.

Нечего устаревшую инфу по сайтам собирать.

[_Макс]

У нас USB Platform Cable I (чёрный), нормально работает с Virtex6.
JTAG состоит из 6 проводов - там не работать нечему, главное чтобы VREF соответствующий поддерживался.
Насколько я помню USB Platform Cable I поддерживает VREF до 1.8В.

Нечего устаревшую инфу по сайтам собирать.

Зачем тогда выпустили Platform Cable USB-II? И судя по фото в разобранном виде он таки отличается Platform Cable USB. Проводов то 6, но программно и аппаратно они могут быть самым разным образом подключаться и работать.

[VladimirB]

Зачем тогда выпустили Platform Cable USB-II? И судя по фото в разобранном виде он таки отличается Platform Cable USB. Проводов то 6, но программно и аппаратно они могут быть самым разным образом подключаться и работать.

Ну да особенно когда схема цифровой части практически одинакова и выложена в ввиде части схем отладочных плат Xilinx на их сайте.
И тут целая тема посвящена этому (кстати у Xerxes из этой темы ноги растут).

Специально ради вас зашёл на сайт Xilinx и :
Platform Cable USB I: "Compatible with target voltages in the range of +1.5 VDC to +3.3 VDC" + 199$
Platform Cable USB II: "Compatible with target voltages in the range of +1.5 VDC to +5 VDC" + cost effective + 225$

Красный цвет и поддержка 5В VREF стоит лишних 26$


P.S. у нас есть и то и другой так вот особых отличий в скорости работы не обнаружено.
У красного разве что больше скорость поиска его в завалах на рабочем столе.

[_Макс]

Ну да особенно когда схема цифровой части практически одинакова и выложена в ввиде части схем отладочных плат Xilinx на их сайте.
И тут целая тема посвящена этому (кстати у Xerxes из этой темы ноги растут).

Специально ради вас зашёл на сайт Xilinx и :
Platform Cable USB I: "Compatible with target voltages in the range of +1.5 VDC to +3.3 VDC" + 199$
Platform Cable USB II: "Compatible with target voltages in the range of +1.5 VDC to +5 VDC" + cost effective + 225$

Красный цвет и поддержка 5В VREF стоит лишних 26$


P.S. у нас есть и то и другой так вот особых отличий в скорости работы не обнаружено.
У красного разве что больше скорость поиска его в завалах на рабочем столе.

Читал я эту тему, так ничего и не понял. Куча китов, тот с которого сделан Xerxes, как я понимаю, уже не выпускается, page not found. Как я понимаю Platform Cable USB II это часть от SP601. Просил уточнить VID и PID, никто не сказал. А как сделан Platform Cable USB I, ничего не нашел.

[Boris_TS]

Зачем тогда выпустили Platform Cable USB-II? И судя по фото в разобранном виде он таки отличается Platform Cable USB. Проводов то 6, но программно и аппаратно они могут быть самым разным образом подключаться и работать.

Ну, есть в них маленькое отличие: Platform Cable USB II contains a 64-bit electronic serial number used by applications to uniquely identify and access a specific USB cable when multiple USB cables (up to 127) are connected to the same host. А вот в "чёрненьком" такого ID нет, и порой возникают проблемы, если необходимо воткнуть 2 кабеля в одну машину. Кстати, единственный "чёрненький" нормально работает с некоторым количеством "красненьких".

[_Макс]

Ну, есть в них маленькое отличие: Platform Cable USB II contains a 64-bit electronic serial number used by applications to uniquely identify and access a specific USB cable when multiple USB cables (up to 127) are connected to the same host. А вот в "чёрненьком" такого ID нет, и порой возникают проблемы, если необходимо воткнуть 2 кабеля в одну машину. Кстати, единственный "чёрненький" нормально работает с некоторым количеством "красненьких".

Ткните носом в схему Platform Cable USB I. И каким компонентом он отличается от SP601, читай Platform Cable USB II.

[Boris_TS]

Ткните носом в схему Platform Cable USB I. И каким компонентом он отличается от SP601, читай Platform Cable USB II.

А вот и не соглашусь: если вскрыть Platform Cable USB I - то можно увидеть, что он сделан на Cool Runner II (XC2C256), а Platform Cable USB II сделан на Spartan-3A (XC3S200A - фото можно найти тут: Xilinx® Platform Cable USB II)

[_Макс]

А вот и не соглашусь: если вскрыть Platform Cable USB I - то можно увидеть, что он сделан на Cool Runner II (XC2C256), а Platform Cable USB II сделан на Spartan-3A (XC3S200A - фото можно найти тут: Xilinx® Platform Cable USB II)

А SP601 на XC2C256 То есть там внутри Platform Cable USB I? Мозги пухнут