реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> Post-Route Simulation, Иерархия проекта
AlphaMil
сообщение Jun 10 2011, 14:22
Сообщение #1


Частый гость
**

Группа: Участник
Сообщений: 135
Регистрация: 1-01-10
Из: Минск, Беларусь
Пользователь №: 54 588



Гуру, подскажите, как сохранить иерархию проекта или правильно настроить ModelSim 6.5 или ISE 12.4, что бы названия сигналов сохранились. Или подскажите, где найти информацию по тому, как правильно интерпретировать сигналы при моделировании после Place and Route.
Go to the top of the page
 
+Quote Post
dsp85
сообщение Jun 10 2011, 17:26
Сообщение #2


Участник
*

Группа: Участник
Сообщений: 56
Регистрация: 5-06-10
Пользователь №: 57 761



Цитата(AlphaMil @ Jun 10 2011, 18:22) *
Гуру, подскажите, как сохранить иерархию проекта или правильно настроить ModelSim 6.5 или ISE 12.4, что бы названия сигналов сохранились. Или подскажите, где найти информацию по тому, как правильно интерпретировать сигналы при моделировании после Place and Route.

не знаю как после MAP+PAR, но после синтеза сигналы сохраняют имена если:
в свойствах синтеза keep hierarchy надо true

чтобы название сигнала сохранялось можно в verilog файле перед названимем сигнала указать атрибут (*KEEP="TRUE"*) wire ....;

возможно помежет и с par'ом.

отпишитесь если получится или найдете решение.
Go to the top of the page
 
+Quote Post
Kuzmi4
сообщение Jun 10 2011, 17:33
Сообщение #3


Гуру
******

Группа: Свой
Сообщений: 3 304
Регистрация: 13-02-07
Из: 55°55′5″ 37°52′16″
Пользователь №: 25 329



2 AlphaMil
чтобы после PAR было то что хочется, нужно протащить keep (net save в данном случае) аттрибут в UCF. Иначе то, что сохранилось после синтеза уберётчя при PAR laughing.gif
Go to the top of the page
 
+Quote Post
AlphaMil
сообщение Jun 10 2011, 17:57
Сообщение #4


Частый гость
**

Группа: Участник
Сообщений: 135
Регистрация: 1-01-10
Из: Минск, Беларусь
Пользователь №: 54 588



После синтеза нет проблем. Завтра попробую указать keep в ucf. Очень неудобно работать с такими именами сигналов. А как моделируют здешние гуру, интересно. Не поверю, что они работают буз временного моделирования...
Go to the top of the page
 
+Quote Post
AlphaMil
сообщение Jun 13 2011, 08:19
Сообщение #5


Частый гость
**

Группа: Участник
Сообщений: 135
Регистрация: 1-01-10
Из: Минск, Беларусь
Пользователь №: 54 588



Не получилось с keep_hierarhy в ucf. Все равно каша. Пока работаю так...

Сча заметил, что иерархия проекта теряется на этапе Post-Map моделирования, то есть после мапа иерархии уже нет...

Сообщение отредактировал AlphaMil - Jun 13 2011, 08:54
Go to the top of the page
 
+Quote Post
Kuzmi4
сообщение Jun 14 2011, 07:04
Сообщение #6


Гуру
******

Группа: Свой
Сообщений: 3 304
Регистрация: 13-02-07
Из: 55°55′5″ 37°52′16″
Пользователь №: 25 329



А всё потому что нет keep_hierarhy в UCF, вот - SAVE NET FLAG
А то что теряется иерархия - так это всё настроки P&R
Go to the top of the page
 
+Quote Post
AlphaMil
сообщение Jun 14 2011, 12:26
Сообщение #7


Частый гость
**

Группа: Участник
Сообщений: 135
Регистрация: 1-01-10
Из: Минск, Беларусь
Пользователь №: 54 588



При установке этого флага все осталось без изменений, т.е. названия меняются. Вообще этот флаг, как я понял из http://www.xilinx.com/itp/xilinx4/data/docs/cgd/s2.html позволяет сохранить откидываемые не используемые провода и логику.

keep_hierarhy в UCF есть, по крайней мере так написано в Constraints Guide (cgd.pdf).

Настройки P&R пробовал разные, может Вы подскажете?
Go to the top of the page
 
+Quote Post
Kuzmi4
сообщение Jun 14 2011, 12:35
Сообщение #8


Гуру
******

Группа: Свой
Сообщений: 3 304
Регистрация: 13-02-07
Из: 55°55′5″ 37°52′16″
Пользователь №: 25 329



Цитата
...все осталось без изменений...

Выборочная оптимизация во время MAP
(Была там одна задачка, нужно было поколдунствовать, но обычно я так не делаю..)
А-ля "keep_hierarhy" точно есть в настройках мапа
Go to the top of the page
 
+Quote Post
AlphaMil
сообщение Jun 14 2011, 13:52
Сообщение #9


Частый гость
**

Группа: Участник
Сообщений: 135
Регистрация: 1-01-10
Из: Минск, Беларусь
Пользователь №: 54 588



Снял галочку с Allow Logic Optimization Across Hierarchy.
Все прокатило... Наконец.
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 25th July 2025 - 03:36
Рейтинг@Mail.ru


Страница сгенерированна за 0.01402 секунд с 7
ELECTRONIX ©2004-2016