|
АЦП 50МSPS, Аналоговый вход |
|
|
|
Jul 18 2011, 10:04
|

.
     
Группа: Участник
Сообщений: 2 424
Регистрация: 25-12-08
Пользователь №: 42 757

|
Цитата(MiklPolikov @ Jul 17 2011, 22:40)  Уже сам придумал. Полагаю тема закрыта. так неправильно. используют Differential ADC Driver , специально заточенные под это дело. Точность 0,1% это гораздо более жесткое требование чем Динамический диапазон . Поэтому Вам предстоит разобраться , что утверждает теорема Котельникова и что это за параметры такие у АЦП SINAD SFDR Offset Error Gain Error
|
|
|
|
|
Jul 18 2011, 10:38
|
Знающий
   
Группа: Свой
Сообщений: 820
Регистрация: 12-05-08
Из: Israel
Пользователь №: 37 440

|
Цитата Даже если у меня там белый шум ? Идеальный белый шум имеет бесконечную полосу. Если же вы ограничите полосу шума фильтром, то и для такого шума теорема Котельникова справедлива.
|
|
|
|
|
Jul 18 2011, 10:44
|

Гуру
     
Группа: Свой
Сообщений: 2 015
Регистрация: 23-01-07
Из: Москва
Пользователь №: 24 702

|
Цитата(тау @ Jul 18 2011, 14:04)  так неправильно. используют Differential ADC Driver , специально заточенные под это дело. Точность 0,1% это гораздо более жесткое требование чем Динамический диапазон . Поэтому Вам предстоит разобраться , что утверждает теорема Котельникова и что это за параметры такие у АЦП SINAD SFDR Offset Error Gain Error Спасибо ! Может, Вы подскажете правильный способ снятия сигнала с диф.выхода ЦАП ? Этот диф сигнал нужно превратить в обычный , относительно AGND . Есть что-то лучше схемы на операционниках ?
--------------------
Если у Вас нет практического опыта в данной теме- не вступайте в дискуссию и не пишите никаких теоретических рассуждений! Заранее спасибо !
|
|
|
|
|
Jul 19 2011, 18:08
|

Гуру
     
Группа: Свой
Сообщений: 2 015
Регистрация: 23-01-07
Из: Москва
Пользователь №: 24 702

|
Смотрю на тайминги ADS6122IRHBT в документации. Tpdi = 6.5 nS Th= 6.5nS Tsu =8 nS Буду читать данные в процессор . Можно ли вообще не использовать CLKOUT , а считавать данные по переднему фронту CLKP ? Из диаграммы следует, что данные можно читать спустя Tsu - Tpdi = 1.5nS после переднего фронта CLKP , не позднее чем через Tpdi +Th = 13нс после высокого фронта CLKP. Все эти времена почему-то приведены для 65 MSPS . А при 30 SMPS интересно как картина изменится ? Всё растянется пропорционально ? Или растянется только Th ?
Эскизы прикрепленных изображений
--------------------
Если у Вас нет практического опыта в данной теме- не вступайте в дискуссию и не пишите никаких теоретических рассуждений! Заранее спасибо !
|
|
|
|
|
Jul 20 2011, 16:35
|
Гуру
     
Группа: Свой
Сообщений: 3 123
Регистрация: 7-04-07
Из: Химки
Пользователь №: 26 847

|
В DS явно написано: Цитата For DRVDD ≥ 2.2 V, it is recommended to use the CMOS output clock (CLKOUT) to latch data in the receiving chip. The rising edge of CLKOUT can be used to latch data in the receiver, even at the highest sampling speed (125 MSPS). It is recommended to minimize the load capacitance seen by data and clock output pins by using short traces to the receiver. Also, match the output data and clock traces to minimize the skew between them. For DRVDD < 2.2 V, it is recommended to use external clock (for example, input clock delayed to get desired setup/hold times). Т.е. использовать входной клок можно (но его корректная задержка - ваша забота) Цитата Все эти времена почему-то приведены для 65 MSPS . А при 30 SMPS интересно как картина изменится ? Никак не изменится
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|