И опять про BGA c шагом 0.5, Опыт изготовления плат с минимальными проводниками Опции

[Svetlaya]

Добрый день! Имеем BGA586 c шагом 0.5. Плата 8 слоев, толщина 1.5 мм. Около 95% контактов будет задействовано. Поделитесь, пожалуйста, опытом, кто сталкивался с этим и каков результат. Пока остановились на использовании проводников 0.076 и зазор 0.076 + микропереходы на второй слой отв. 0.1 площадка 0.3. Консультировались на производстве по электронке, вроде пообещали сделать, но все равно есть опасения, потому как их же технолог (звонили) сильно пугал и предупреждал, чтобы не использовали минимально возможные проводники. У кого был такой опыт? Буду благодарна за советы. По-видимому, изготовление такой платы обойдется недешево и если будет неудачным -.....

Сообщение отредактировал Svetlaya - Sep 15 2011, 06:09

[vicnic]

Добрый день! Имеем BGA586 c шагом 0.5. Плата 8 слоев, толщина 1.5 мм. Около 95% контактов будет задействовано. Поделитесь, пожалуйста, опытом, кто сталкивался с этим и каков результат. Пока остановились на использовании проводников 0.076 и зазор 0.076 + микропереходы на второй слой отв. 0.1 площадка 0.3. Консультировались на производстве по электронке, вроде пообещали сделать, но все равно есть опасения, потому как их же технолог (звонили) сильно пугал и предупреждал, чтобы не использовали минимально возможные проводники. У кого был такой опыт? Буду благодарна за советы. По-видимому, изготовление такой платы обойдется недешево и если будет неудачным -.....

А можно посмотреть конфигурацию выводов BGA? Или хотя бы название микросхемы, поищу описание.
Я бы не рекомендовал делать проводники 75 мкм, потому что это предельные значения для большинства производств в Китае. И если вам потребуется сделать контроль волнового сопротивления, то есть риск, что невозможно будет подогнать топологию под требования сопротивлений.
Как вариант предлагаю использовать проводник-зазор 85 мкм.

[_3m]

А можно посмотреть конфигурацию выводов BGA? Или хотя бы название микросхемы, поищу описание.
Я бы не рекомендовал делать проводники 75 мкм, потому что это предельные значения для большинства производств в Китае...

Есть производители которые делают bga без свободных участков или пропуска пинов, шарики у них идут стройными рядами и задействованы все.
В таких случаях другого выхода кроме как уходить на предельные значения производства просто нет.
А Китай... китай это еще не весь мир.

[vicnic]

Есть производители которые делают bga без свободных участков или пропуска пинов, шарики у них идут стройными рядами и задействованы все.
В таких случаях другого выхода кроме как уходить на предельные значения производства просто нет.
А Китай... китай это еще не весь мир.

Можно и в Европе заказать, вот только вопрос цены никто не отменял.

[Vlad-od]

с год назад была тема, там все зазоры и проблемы обсуждали. Под первые шарики КП продолговатые, чтобы зазор увеличить, маска сухая.

[Svetlaya]

Конфигурация BGA586 - в приаттаченном файле. Производители микросхемы не дают информации никакой. Не лезет проводник 0.085 с зазором 0.085 и площадками - даже 0.25 ( а это и так мало). Прям проблема.... Планируем также микропереходы на второй слой - как их организовать грамотно в PCAD - через Modify Complex? Почему там выскакивает диаметр отверстия на слое Bot, если даже его не подсоединяешь. Впервые с такими отверстиями столкнулась, подскажите, плиз.  BGA___586.bmp ( 592.13 килобайт ) Кол-во скачиваний: 91

с год назад была тема, там все зазоры и проблемы обсуждали. Под первые шарики КП продолговатые, чтобы зазор увеличить, маска сухая.

Все, что нашла по поиску - никакой конкретно информации. Ткните, плиз.

Сообщение отредактировал Svetlaya - Sep 15 2011, 08:13

[Vlad-od]

http://electronix.ru/forum/index.php?showt...=45780&st=0 - вот. И кажется писиби технолоджи делали такие платы. Я на семинаре слышал, который былл сразу после этой темы.

[Svetlaya]

http://electronix.ru/forum/index.php?showt...=45780&st=0 - вот. И кажется писиби технолоджи делали такие платы. Я на семинаре слышал, который былл сразу после этой темы.

Спасибо за ссылку, это я читала. C ними и ведем переговоры. В приведенной в той теме микросхеме задействовано очень мало выводов и она поудобнее в плане трассировки - там зазор в два ряда шариков- у нас в один.

Сообщение отредактировал Svetlaya - Sep 15 2011, 08:47

[Zurabob]

Добрый день.

Посмотрел вашу конфигурацию БГА.
ИМХО:

Шарики в центре - это питание ядра. Оно будет посажено на слои земли/питания.
Его вести никуда не нужно.
Вокруг достаточно места для нормальных переходных отверстий.
Соединяете шарики проводничками и , выводя в нескольких местах к открытому месту , уводите на слой земли или питания.

Теперь с остальными рядами.
КП можно сделать 0.4 мм в диаметре. Тогда , взяв сверло 0.2мм , сверлим дырку прямо в площадке и уходим на внутренние слои через эту дырку.
1.5 / 0.2 = примерно 7. (это отношение толщины платы к диаметру преходного отверстия) Это ещё укладывается в "средние" параметры , которые китайцы вам изготовят не покривившись.
Пограничная зона - 1:8. Предел 1:10. Но 1 к 10 - это уже нужно с платами носиться , ставить электромагнитную перемешивалку , растворы регенерировать часто.
Мне рассказывали , что делали и 40 слоёв с соотношением 1к16. Но это из разряда баек скорее .

После металлизации ваших дырок в площадках необходимо будет забить их специальным компаундом и сверху компаунда нарастить слой меди.
Получится типа "грибок". Такая операция называется Filling and capped (извините за английский , если неправильно написал).
+ : Вам не нужно таскать проводнички 0.075. Такие отверстия надёжнее , чем глухие. Такие отверстия стоят меньше , чем глухие , при изготовлении ПП.
(лазерное сверление , глухие отверстия и т.п. радости современной технологии - смело прибавляйте +50% за каждую радость. + 30% за двойной цикл прессования ПП с глухими отверстиями. Поскольку пирог за один раз не собрать и не запрессовать. Процесс : Сверху кладётся фольга , потом препрег. так что , чтобы получить глухое с топ на инт1 нужно спрессовать как минимум ядро+препрег+фольга. Это получится нессиметричный пирог -> добавляем препрег и фольгу до симметрии c другой стороны и прессуем. Потом припрессовываем такой же пирог через препрег и получаем восьмислойку.)

Уйдя через отверстия на внутренние слои вам конечно придётся тоже продираться между отверстий наружу , но можно сделать внутренние КП 0.3мм. Можно на некоторых слоях оставить отверстие вообще без КП.
Ухудшит металлизацию в колодце , но это несмертельно. (можно кстати забить ваше отверстие медью вместо компаунда).

[Svetlaya]

Спасибо за такой подробный и компетентный ответ. Но вот прикинула тут на бумаге .... Первый ряд со всех сторон я пройду по верхнему слою. Остаются самые сложные - второй и третий. Но, используя отверстия диаметром 0.2 с площадкой 0.4, я получу на внутренних слоях массив из этих огромных площадок. Как выйти с них с проводниками и зазорами более 0.075? И еще - вы пишете, что на внутренних слоях можно использовать площадку 0.3 при отверстии0.2 ??? Это фантастика просто! Может, я что не так поняла, тогда поправьте меня, пожалуйста. Да и еще - на сколько примерно процентов увеличивается стоимость ПП при использовании заливки отверстий компаундом или медью? И вообще - есть ли разница в использовании десятка глухих (или, например, залитых отверстий) или , допустим, 100 штук?

Сообщение отредактировал Svetlaya - Sep 15 2011, 10:14

[vicnic]

Конфигурация BGA586 - в приаттаченном файле. Производители микросхемы не дают информации никакой. Не лезет проводник 0.085 с зазором 0.085 и площадками - даже 0.25 ( а это и так мало). Прям проблема.... Планируем также микропереходы на второй слой - как их организовать грамотно в PCAD - через Modify Complex? Почему там выскакивает диаметр отверстия на слое Bot, если даже его не подсоединяешь. Впервые с такими отверстиями столкнулась, подскажите, плиз.  BGA___586.bmp ( 592.13 килобайт ) Кол-во скачиваний: 91



Все, что нашла по поиску - никакой конкретно информации. Ткните, плиз.

Что-то мне сегодня везёт на BGA с шагом 0.5 мм, вы - второй человек.
Кое- в чем соглашусь с Zurabob, но не во всём. Если центральные площадки, земля или питание, тогда можно относительно несложно их соединить.
В остальном - не соглашусь. Площадки BGA микросхемы с шагом 0.5 мм не стал бы делать большого размера, например, 0.4 мм. Тогда зазор между соседними площадками будет всего лишь 0.1 мм. В результате в процессе монтажа BGA могут быть проблемы (замыкания).
Мой вариант следующий:
- минимальный проводник 85 мкм, зазор 80 мкм
- два типа переходных отверстий
сквозные 0.15 мм отверстие, 0.4 мм площадка
1 тип несквозные с внешнего слоя ТОР на 1й внутренний IN1 в площадках BGA, отверстие не более 0.1 мм
Делать данные отверстия лазером. Цена будет выше, чем без несквозных отверстий. Однако, не кардинально, я бы оценил примерно в 15-20%.
Главное - много производств, которые могут делать лазерные переходные.
Какие ограничения:
- толщина платы не более 2.0 мм (желательно 1.6 мм)
- толщина диэлектрика под лазерную сверловку не более 100 мкм, обычно 75 мкм. Это может быть важно при расчёте сопротивлений.

Эскизы прикрепленных изображений

 

Прикрепленные файлы

 BGA586_05.pcb ( 96 килобайт ) Кол-во скачиваний: 45

 

[Zurabob]

Массив из огромных площадок вы не получите. Можно площадки вообще убрать с некоторых внутренних слоёв , где вы будете выходить из под микросхемы.
там будут только дырочки диаметром 0.2мм. Площадок у этих дырочек на данном конкретном слое не будет. Значит между этими дырочками можно свободно прокинуть проводники от других КП.
Первый ряд у вас выводится на TOP . Ему не нужны вообще отверстия в площадках. Остаётся 3 ряда. Со второго выведете в 1ом внутреннем слое. Остаётся 2 ряда.
С третьего ряда выводите в следующем внутреннем слое . Скажем Int2. В этом слое у второго ряда не будет КП. С чётвёртого вглубь ряда выводите в int2. КП не будет у второго и третьего рядов.

Потом идёт пустой ряд , где можно понатыкать переходных. Можно не тыкать и также вывести проводнички во внутреннем слое , только уже не наружу , а внутрь. Это позволит оставить первые 4ре ряда с пятаками на очередном внутреннем слое.
Пятачки на внутренних слоях , если к ним ничего не подключено , не выполняют никакой функции , кроме как поддерживающей. Они укрепляют стенки колодца , поскольку он крепится к торцам КП.
(на двухсторонней печатной плате колодцы идут от TOP к BOTTOM через 1.5 толщину и ничего их не поддерживает) Так что отсутствие на некоторых слоях пятаков не смертельно.
Плавно переходим от этого к площадкам 0.3 при отверстии 0.2 мм.
Из-за чего делают КП "намного" больше , чем отверстие ? Из-за того , чтобы погрешности при совмещении слоёв не повлияли на электрический контакт проводника с КП. Поскольку из-за смещения внутреннего слоя относительно внешнего может получиться , что сверло просверлит как раз в том месте , в котором проводник подходит к КП. И соответственно перережет проводник.
Если же на определённом слое ничего к КП не подходит , то , где бы сверло не прошило КП - оно ничего не может отрезать. Значит нам достаточно , чтобы сверло хотя бы половиной попало в КП. Чтобы КП хоть как то поддержала медный колодец.
(кстати , не видели ли вы КП каплевидной формы ? Это делается как раз , чтобы из-за рассовмещения сверло не зарезало подходящий проводник)
Вот для чего нам нужны КП 0.3мм. Плевать на гарантийный поясок. Главное , чтобы дырка хоть как то задела КП.

Разницы между десятком залитых отверстий или сотней нету , поскольку это делается не в ручную. А соответственно сколько залеплять - разницы нет.
Если бы ваши отверстия были только забиты компаундом , то это вообще бы не удорожало плату. Операция наращивания грибка конечно сколько то стоит , но думаю не +80% в стоимости платы (50% за лазерное сверление с топ на инт1 +30% за 2 цикла прессования)

[Svetlaya]

1 тип несквозные с внешнего слоя ТОР на 1й внутренний IN1 в площадках BGA, отверстие не более 0.1 мм
Делать данные отверстия лазером. Цена будет выше, чем без несквозных отверстий. Однако, не кардинально, я бы оценил примерно в 15-20%.

Эти отверстия в падах не нужно ли заполнять медью или компаундом - не будет ли проблем без этого? А это опять удорожание.

[vicnic]

Эти отверстия в падах не нужно ли заполнять медью или компаундом - не будет ли проблем без этого? А это опять удорожание.

Отверстия в площадках будут заполнены медью в процесс стандартной металлизации отверстий.
На данный момент удорожание идет только из-за несквозных лазерных. Но другого пути для вас я пока не вижу.

[Zurabob]

Я сам платы не заказываю. Но , уже возникал такой же вопрос с такими же корпусами. 1в1 с вашим. И , позвонив менеджерам по заказам печатных плат , я получил именно +50% в стоимости за лазерное сверление. Не буду бить себя пяткой в грудь , говорю те цифры , которые получил. (кстати , придётся сначала сверлить медную КП. это один тип лазера. Потом сверлить препрег. Это другой тип лазера. 2 лазера используются , чтобы не просверлить КП на внутреннем слое. Не думаю , что использование дорогостоящего оборудования с лазерами 2-х типов удорожает плату только на 15%. Ну , может быть только при очень больших обьемах. ИМХО. )

[Svetlaya]

Можно площадки вообще убрать с некоторых внутренних слоёв , где вы будете выходить из под микросхемы.
там будут только дырочки диаметром 0.2мм. Площадок у этих дырочек на данном конкретном слое не будет. Значит между этими дырочками можно свободно прокинуть проводники от других КП.

Почему-то отложилось в голове, что так делать нельзя. Наверное это о том, чтобы совсем оставлять без площадки отверстие на слоях, которые к нему не подсоединены. А с 0.2 площадкой - хорошее решение. Спасибо еще раз - будем думать.

Отверстия в площадках будут заполнены медью в процесс стандартной металлизации отверстий.
На данный момент удорожание идет только из-за несквозных лазерных. Но другого пути для вас я пока не вижу.

Я в смысле о проблеме утечки при пайке BGA - т. е. отверстия так малы, что дополнительно заполнять не надо.

[vicnic]

Я сам платы не заказываю. Но , уже возникал такой же вопрос с такими же корпусами. 1в1 с вашим. И , позвонив менеджерам по заказам печатных плат , я получил именно +50% в стоимости за лазерное сверление. Не буду бить себя пяткой в грудь , говорю те цифры , которые получил. (кстати , придётся сначала сверлить медную КП. это один тип лазера. Потом сверлить препрег. Это другой тип лазера. 2 лазера используются , чтобы не просверлить КП на внутреннем слое. Не думаю , что использование дорогостоящего оборудования с лазерами 2-х типов удорожает плату только на 15%. Ну , может быть только при очень больших обьемах. ИМХО. )

Лазером удалять медь не обязательно, вариант - травить.
При маленьких объемах цена за плату и так будет большой из-за подготовки.
Несквозные увеличивают цену платы, но зависит от количества типа переходных - сколько слоев связывают.
В моём варианте 1 тип (TOP-IN1). Заполнять переходы пастой не надо.
В чем преимущество лазера перед стандартным несквозным - в этом случае потребуется два процесса металлизации отверстий,
при этом еще структуру слоёв надо подобрать так, чтобы плату можно было собрать.

Почему-то отложилось в голове, что так делать нельзя. Наверное это о том, чтобы совсем оставлять без площадки отверстие на слоях, которые к нему не подсоединены. А с 0.2 площадкой - хорошее решение. Спасибо еще раз - будем думать.

Я в смысле о проблеме утечки при пайке BGA - т. е. отверстия так малы, что дополнительно заполнять не надо.

Площадки на внутренних слоях можно удалять. Требование: площадка должна быть на внешних слоях и на слое, где переходное связывает цепи.
Но всплывает другое ограничение: расстояние от отверстия до проводника доллжно быть не менее 200 мкм, лучше 250 мкм

Отверстия получаются несквозными, поэтому на обратную сторону паста не пойдет. И заполнять специальной пастой не надо.

[Svetlaya]

Лазером удалять медь не обязательно, вариант - травить.
При маленьких объемах цена за плату и так будет большой из-за подготовки.
Несквозные увеличивают цену платы, но зависит от количества типа переходных - сколько слоев связывают.
В моём варианте 1 тип (TOP-IN1). Заполнять переходы пастой не надо.
В чем преимущество лазера перед стандартным несквозным - в этом случае потребуется два процесса металлизации отверстий,
при этом еще структуру слоёв надо подобрать так, чтобы плату можно было собрать.

Еще вопрос - вы проходили именно таким путем? Т. е. лазерные переходы на 2-й слой, пайка BGA , проводники 0.085? Все было нормально? У нас мало плат, за подготову к производству возьмут и так предостаточно, не хотелось бы опростоволоситься, потому и так всех донимаю.

Сообщение отредактировал Svetlaya - Sep 15 2011, 11:08

[vicnic]

Еще вопрос - вы проходили именно таким путем? Т. е. лазерные переходы на 2-й слой, пайка BGA , проводники 0.085? Все было нормально? У нас мало плат, за подготову к производству возьмут и так предостаточно, не хотелось бы опростоволоситься, потому и так всех донимаю.

Выше Vlad-on давал ссылку на тему, одно из последних сообщений моё.
Потом было еще пара проектов с другими микросхемами BGA c шагом 0.5 мм. Сделал аналогично, заводы подтвердили возможность производства.
Основной вектор: как только вы выходите на такие микросхемы, вы никак дёшево не получите.
Либо несквозные будут, либо проводники-зазоры меньше 100 мкм.
Вы можете ради интереса спросить техподдержки производителей, например, в Европе, какой вариант им видится оптимальным.
Даже не надо всю плату разводить, достаточно сделать самое сложное.

[Svetlaya]

Ой, поменьше мне читать надо - вот что нашла - о воздухе при использовании таких отверстий без заполнения медью.  ______.bmp ( 274.99 килобайт ) Кол-во скачиваний: 43
У кого какие мнения?

Сообщение отредактировал Svetlaya - Sep 15 2011, 11:20

[Uree]

Все так спокойно утыкивают полный периметр корпуса большими переходными... Как будто внутри нет питаний/земли Их вы тоже доставляете проводниками 0.076мм? Тогда успехов с запуском этого чипа... Никаких больших переходных на сигналах, только микроВИА на 2 или 3й(если не влезло на втором) слой.

ЗЫ Внешние два ряда - уходят на топе, след. два - на втором слое, остальные на второй и дальше внутрь через сгруппированые в ряды погребенные ВИА. Тогда все получается - и сигналы вывести и питания к ядру нормально подвести.

[Svetlaya]

Либо несквозные будут, либо проводники-зазоры меньше 100 мкм.

Да, все-таки остановимся на несквозных. Только попытаемся извратиться без отверстий в падах, но с проводниками 0.076 и зазорами 0.076, сказали, что если 0.075 - это будут уже совсем другие деньги.
Спасибо большое за советы.

Сообщение отредактировал Svetlaya - Sep 15 2011, 11:34

[vicnic]

Все так спокойно утыкивают полный периметр корпуса большими переходными... Как будто внутри нет питаний/земли Их вы тоже доставляете проводниками 0.076мм? Тогда успехов с запуском этого чипа... Никаких больших переходных на сигналах, только микроВИА на 2 или 3й(если не влезло на втором) слой.

Не факт, что все площадки будут подключены. Можно часть переходных расположить в шахматном порядке, будет больше места для прохождения полигонов.
К тому же площадку можно удалить, выдерживая зазор 0.2 мм от проводника до отверстия.
Вывод сигналов на 3й слой тоже вариант. Однако, всплывают новые ограничения:
- толщина диэлектрика под лазерную сверловку максимум 130 мкм (это то, что я нашел)
то бишь придется это толщину разбить на два слоя.
Если будут требования по волновым - надо смотреть, удастся ли согласовать.
И этот вариант будет немного дороже.
Хотя в целом он мне нравится.

[Zurabob]

Вы можете заказать операцию заполнения отверстия с TOP на INT1. Грибочек из меди вам туда нарастят и будет всё хорошо. Будет отверстие полностью залитое медью. Нужно только будет указать данную операцию в ТТ к китайцам.
Проблема может быть в другом. Поскольку у вас ширина проводников довольно мала , и под TOP идёт не опорный слой , а ещё 1 сигнальный , то волновое сопротивление тонких проводников на ТОП будет НЕ 50Ом , а больше. Возможно.
Вам нужно будет как можно ближе приблизить ТОП+ИНТ1 к третьему слою (на котором будет земля). Чтобы волновое было поменьше. Это всё можно посчитать на калькуляторах волнового сопротивления. И далее , выйдя из под микросхемы , сразу убегать на другие сигнальные слои , чтобы волновое сопротивление тоненькой части сильно не влияло на общее волновое сопротивление линии. (ширину которой на разных слоях вы посчитаете на калькуляторе)

[vicnic]

Да, все-таки остановимся на несквозных. Только попытаемся извратиться без отверстий в падах, но с проводниками 0.076 и зазорами 0.076, сказали, что если 0.075 - это будут уже совсем другие деньги.
Спасибо большое за советы.

Я бы сказал, что 75 мкм и меньше - это не другие, а третьи деньги.

Сорри за флуд

[Uree]

А не надо в этом случае заморачиваться согласованием Попробуйте промоделировать трассу длиной хотя бы 10см, один случай - полностью согласованная, второй - два первых см без согласования, necked, как получилось. Результаты приятно удивят
Да, с толщиной все так, причем реально у меня на платах было 68мкм диэлектрик ТОП-ИНТ1. Отверстия 0.25/0.125мм площадка/отверстие. Дальше 0.4/0.2мм погребенные. В 6-8 слоев все укладывалось.

[Владимир]

только микроВИА на 2 или 3й(если не влезло на втором) слой.

ЗЫ Внешние два ряда - уходят на топе, след. два - на втором слое, остальные на второй и дальше внутрь через сгруппированые в ряды погребенные ВИА. Тогда все получается - и сигналы вывести и питания к ядру нормально подвести.

Ну если микровиа в 2 этажа (stacked вроде) то уж второй слой лучше под Plane (GND) и выводит 3 и 4 ряды на 3 слое. Тогда и у верхнего и у 3 слоя будет опорный слой

[Uree]

Неэкономный вариант - добавляется слой, добавляется стэк микроВИА, а число слоев для отвода сигналов остается прежним.
Дешевле и проще обойтись одним типом микроВИА.

[vicnic]

А не надо в этом случае заморачиваться согласованием Попробуйте промоделировать трассу длиной хотя бы 10см, один случай - полностью согласованная, второй - два первых см без согласования, necked, как получилось. Результаты приятно удивят
Да, с толщиной все так, причем реально у меня на платах было 68мкм диэлектрик ТОП-ИНТ1. Отверстия 0.25/0.125мм площадка/отверстие. Дальше 0.4/0.2мм погребенные. В 6-8 слоев все укладывалось.

Я то верю, что короткие длины согласовывать не обязательно. Но вот есть инженеры, которые думают по другому.
Я могу только сказать, но не приказать.

[Svetlaya]

Да, с толщиной все так, причем реально у меня на платах было 68мкм диэлектрик ТОП-ИНТ1. Отверстия 0.25/0.125мм площадка/отверстие.

Хорошие какие отверстия у вас - но, наверное, сквозные? Если несквозные, то кто такие делает?

[Uree]

Такому инженеру лучше показать график сигнала для обоих случаев и попросить определить где какой. Без подсказок

Хорошие какие отверстия у вас - но, наверное, сквозные? Если несквозные, то кто такие делает?

Ну какие же сквозные? Я же написал: ТОП-ИНТ1. Платы изготавливались...не знаю где Заказывались в PCB Technology.

[vicnic]

Неэкономный вариант - добавляется слой, добавляется стэк микроВИА, а число слоев для отвода сигналов остается прежним.
Дешевле и проще обойтись одним типом микроВИА.

В Англии делают stacked vias, причем можно буквально все слои связать.
Цену озвучивать не буду.

[Svetlaya]

Ну какие же сквозные? Я же написал: ТОП-ИНТ1. Платы изготавливались...не знаю где Заказывались в PCB Technology.

Они нам обещают минимум 01 с площадкой 03 на внешнем и 0.35 на внутренних слоях. Я про несквозные на слой INT1. Причем, толщины слоев не оговаривали еще.

Сообщение отредактировал Svetlaya - Sep 15 2011, 11:51

[vicnic]

Они нам обещают минимум 01 с площадкой 03 на внешнем и 0.35 на внутренних слоях. Я про несквозные на слой INT1.

А вы у них уточните: сверловка лазерная или стандартная.

[Владимир]

Неэкономный вариант - добавляется слой, добавляется стэк микроВИА, а число слоев для отвода сигналов остается прежним.
Дешевле и проще обойтись одним типом микроВИА.

Ну слой не добавляется. А перемещается. Все равно ведь планов много
И число типом микроВИА. не увеличивается. А даже унифицируется.
в моем случае с первого на второй и со второго на третий. Они одинаковы.
В Вашем случае с перового на второй--(это такойже) и с первого на третий ( а это в первом приближение в 2 раза глубже).
Соответственно и требования по размерам будут разные

[Svetlaya]

А вы у них уточните: сверловка лазерная или стандартная.

Только что они прислали еще письмо. :

Нормы такие: BGA, шаг 0,5. В площадке глухое отверстие делается лазером -0,1mm. Площадка должна быть минимум 0,28mm! (но крайне нежелательно, лучше увеличивать по максимуму до 0,32!). Защита отверстия - filling+capped (забивка компаундом + медная крышечка) делается бесплатно.

[vicnic]

Ну слой не добавляется. А перемещается. Все равно ведь планов много
И число типом микроВИА. не увеличивается. А даже унифицируется.
в моем случае с первого на второй и со второго на третий. Они одинаковы.
В Вашем случае с перового на второй--(это такойже) и с первого на третий ( а это в первом приближение в 2 раза глубже).
Соответственно и требования по размерам будут разные

Тонкость в том, что в вашем случае два прохода лазером и металлизации.
В случае Uree - по одному процессу.
Но это тоже может быть решением в некоторых вариантах микросхем, видел такое один раз.

Только что они прислали еще письмо. :

Нормы такие: BGA, шаг 0,5. В площадке глухое отверстие делается лазером -0,1mm. Площадка должна быть минимум 0,28mm! (но крайне нежелательно, лучше увеличивать по максимуму до 0,32!). Защита отверстия - filling+capped (забивка компаундом + медная крышечка) делается бесплатно.

С capped понятно. А вот filled они чем и как в такой объем несквозных переходных будут делать?
Меня тут сомнения гнетут.

[Zurabob]

Такому инженеру лучше показать график сигнала для обоих случаев и попросить определить где какой. Без подсказок

А на каких частотах (ну или при каких фронтах) вы не согласовываете линии длинной 10см ?
Вопрос без подвоха , просто хочу узнать : как вообще другие люди платы разводят.
Ведь , если для сигнала линия является электрически длинной , то придётся согласовывать ?
Или же фронты очень короткие , то спектр сигнала содержит в себе очень большие частоты , для которых линия будет электрически длинной.

[vicnic]

А на каких частотах (ну или при каких фронтах) вы не согласовываете линии длинной 10см ?
Вопрос без подвоха , просто хочу узнать : как вообще другие люди платы разводят.
Ведь , если для сигнала линия является электрически длинной , то придётся согласовывать ?
Или же фронты очень короткие , то спектр сигнала содержит в себе очень большие частоты , для которых линия будет электрически длинной.

Так ведь длина как раз и связана с фронтами и задержками, тут же нет идеального ответа.
Придётся считать или моделировать.

[Uree]

Чето великоваты микроВИА у них получаются... 0.32мм площадка - это ведь уже и второй ряд проводников не вытянешь, 0.18мм, да на три - 0.06мм трасса/зазор. Лучше поискать другого производителя.
А насчет согласования, последним был RGMII, 1GBit/4, длина трасс от 10 до 27см(примерно, точно не скажу). Нарисовал модельку - разница necked(3см) и полностью согласованой линии видна, но настолько не принципиальна, что даже смешно

[ren5]

Недавно делал платы с BGA356 шаг 0.5
площадки 0.25, проводник/зазор 0.075/0.075, microVia 0.1мм и buriedVia
плата восьмислойка 1+6+1, толщина 1мм, контроль импеданса, иммерсионное золото
заказывал напрямую в Fastprint, сделали десяток плат за неделю, через 4 дня доставили
обошлось 1240$, из них 900$ подготовка производства
минимальная цена, за которую предлагали изготовить в наших фирмах, была выше в 2 раза

[vicnic]

День добрый.
После обсуждения и обменом мнений у меня возник такой вопрос к разработчикам.
Вы используете схемы лазерных переходных на 1ый, иногда на 2ой, слои. При этом они расположены с обоих сторон платы.
Сторона, где расположена микросхема, - вопросов нет.
А вот нужно ли использовать лазерные с другой стороны? На сколько это необходимо?
Теоретически без них должно быть дешевле, это пока предположение, которое хочу в ближайшее время проверить.

[Владимир]

Ну бывают и с 2 сторон BGA.
А даже если с одной стороны, то на второй конденсаторы, до слоя питания тогда рукой падать. Не везде, но кое где экономит

[S17]

Недавно делал платы с BGA356 шаг 0.5
площадки 0.25, проводник/зазор 0.075/0.075, microVia 0.1мм и buriedVia
плата восьмислойка 1+6+1, толщина 1мм, контроль импеданса, иммерсионное золото
заказывал напрямую в Fastprint, сделали десяток плат за неделю, через 4 дня доставили
обошлось 1240$, из них 900$ подготовка производства
минимальная цена, за которую предлагали изготовить в наших фирмах, была выше в 2 раза

А можно по-подробнее о параметрах?

диаметр microVIA на TOP и INT1
диаметр отв. в microVIA
толщина препрега TOP-INT1

диаметр buriedVIA
диаметр отв. (финишное или сверло?) buriedVIA
buriedVIA с INT1 на INT6 или ещё какие типы использовались?

Сквозные VIA (с TOP на BOTT) использовались?

[ren5]

А можно по-подробнее о параметрах?

диаметр microVIA на TOP и INT1
диаметр отв. в microVIA
толщина препрега TOP-INT1

диаметр buriedVIA
диаметр отв. (финишное или сверло?) buriedVIA
buriedVIA с INT1 на INT6 или ещё какие типы использовались?

Сквозные VIA (с TOP на BOTT) использовались?

диаметр отв. в microVIA - диаметр microVIA на TOP и INT1 - 0.1mm
диаметр buriedVIA - 0.15mm
buriedVIA с INT1 на INT6 или ещё какие типы использовались? - нет

толщина препрега TOP-INT1 - PP 1037 1.4333mil

Сквозные VIA (с TOP на BOTT) использовались - да - 0.2mm


сверловка

1-2 microVia.drl microVia between 1and2layer
7-8 microVia.drl microVia between 8and7layer
2-7.drl buriedVia between 2 and 7 layer
1-8.drl

[S17]

диаметр отв. в microVIA - диаметр microVIA на TOP и INT1 - 0.1mm
диаметр buriedVIA - 0.15mm
buriedVIA с INT1 на INT6 или ещё какие типы использовались? - нет

толщина препрега TOP-INT1 - PP 1037 1.4333mil

Сквозные VIA (с TOP на BOTT) использовались - да - 0.2mm


сверловка

1-2 microVia.drl microVia between 1and2layer
7-8 microVia.drl microVia between 8and7layer
2-7.drl buriedVia between 2 and 7 layer
1-8.drl

Спасибо

"диаметр отв. в microVIA - 0.1mm", а диметр площадки microVIA какой? Или microVIA делали в площадках uBGA?
"диаметр buriedVIA - 0.15mm" - при толщине Вашей платы 1мм это, наверное, сверло, а финишное отв. д.б. 0.1мм? А площадки какие у buriedVIA?

Препрег 1037, толщина 36мкм - не встречал раньше...

[ren5]

Спасибо

"диаметр отв. в microVIA - 0.1mm", а диметр площадки microVIA какой? Или microVIA делали в площадках uBGA?
"диаметр buriedVIA - 0.15mm" - при толщине Вашей платы 1мм это, наверное, сверло, а финишное отв. д.б. 0.1мм? А площадки какие у buriedVIA?

Препрег 1037, толщина 36мкм - не встречал раньше...

микровиа прямо в площадках BGA, на следующем слое разводка с помощью смещенных переходов

площадки какие у buriedVIA - 0.36мм, сверло 0.15

Препрег 1037, толщина 36мкм - не встречал раньше... - китайцы сами такой стэкап расчитали

прототипы получили очень высокого качества, на плате память DDR, спаяли 10 плат, запустилось все сразу

[Uree]

Надеюсь такая сложность стэка платы не из-за ДДР-памяти?

[ren5]

Надеюсь такая сложность стэка платы не из-за ДДР-памяти?

процессор с шагом 0.5, практически все выводы задействованны, габариты изделия очень маленькие, без микровиа никак

[Serhiy_UA]

Интересная попалась статья "Особенности разработки печатных плат с применением микросхем в корпусах BGA" в http://ictech.com.ua/publications/technica...ki-pcb-bga.html

Может еще что-то похожее есть? Поделитесь...

[bigor]

Плевать на гарантийный поясок.

Зря Вы так.
Даже если площадки нет никто гарантийного пояска не отменял...
Вы же сами пишите:

Из-за того , чтобы погрешности при совмещении слоёв не повлияли на электрический контакт проводника с КП. Поскольку из-за смещения внутреннего слоя относительно внешнего может получиться , что сверло просверлит как раз в том месте , в котором проводник подходит к КП. И соответственно перережет проводник.

Т.е. понятие о проблемах совмещения и точности обеспечения размеров имеете. Посмотрите стандарт IPC_2222, в частности разделы 9 и 10. Там как раз все цифры по допускам озвучены....
Если использовать минимальные допуски, которые применяются для плат высокой сложности (HDI-конструкции), то минимальное значение зазора между краем сверла и краем заливки меди в плэйновых слоях или между краем сверла без площадки и краем проводника в сигнальных слоя будет составлять 0,15мм (это только два допуска: на позиционирование сверловки и на точность совмещения, а есть еще). Это при условии обеспечения повторяемости конструкции плат. Теперь считаем: 0,20мм отверстие + 0,15мм зазор с каждой стороны - получаем 0,50мм. И шаг у нас 0,50мм. Т.е. места для проводников уже нет, и в плейновых слоях у нас получатся соединения нулевой ширины.
То, что предлагаете Вы - еще большее ужесточение конструкции по допустимым зазорам. Т.е. технологи загоняются в очень жесткие рамки, когда повторяемости конструкции нет - это значит, что для обеспечения выхода, к примеру, 100 годных плат будет закладываться не менее чем 2-х кратный запас на брак. Естественно, этот технологический запас войдет в стоимость изготовления. Т.е. платы будут на 100% дороже, по сравнению с платами, где технологические нормы и допуски выдержаны.
А применение лазерных микровиа - 25%...75% в зависимости от конструкции стека и параметров сверловок.

День добрый.
После обсуждения и обменом мнений у меня возник такой вопрос к разработчикам.
Вы используете схемы лазерных переходных на 1ый, иногда на 2ой, слои. При этом они расположены с обоих сторон платы.
Сторона, где расположена микросхема, - вопросов нет.
А вот нужно ли использовать лазерные с другой стороны? На сколько это необходимо?
Теоретически без них должно быть дешевле, это пока предположение, которое хочу в ближайшее время проверить.

1) На сколько это необходимо?
Можно и без микровиа на ВОТТОМе, но насколько удобней когда они есть
Кроме того, если используется чип, к примеру с шагом 0,50мм, который без микровиа развести никак, то под ним не будет сквозных переходных. А это значит, что обвязку по питанию непосредственно под чипом без микровиа на ВОТТОМе сделать будет нельзя. Вот такая вот необходимость.
2) Теоретически без них должно быть дешевле
Не дешевле.

А можно по-подробнее о параметрах?

L1 foil 0.333oz +Plating =32..37µm - сигнальный, установка компонентов + короткие цепи + некоторые цепи питания + фанауты.
PP 1086 2.5415mil [65mm]
L2 foil 0.5oz +Plating =36..43µm - сигнальный с контролем импеданса
PP 1080 2.8421mil [72mm]
L3 35µm - плэйн земли
CORE 0.076 3mil [76.2mm]
L4 35µm - плэйн питания
PP 1080+1080 5.3209mil [135mm]
L5 17µm - сигнальный с контролем импеданса
CORE 0.13 5.1mil [130mm]
L6 17µm - плэйн земли
И так далее. Стек симметричный. Итого 1,52мм толщины. Всего 14 слоев.
Слепые переходные с L1 на L2 и с L14 на L13 диаметром 0,09мм с заполнением медью. Площадка слепых переходных - 0,30мм на всех слоях. Микровиа в площадках.
Скрытые переходные с L2 на L13 диаметром 0,20мм с толщиной металлизации 18мкм минимум. Площадка скрытых - 0,45мм. Антипад в плэйнах - 0,95мм¹⁾. Подключение к плэйнам директом - термалов нет.
Сквозных переходных нет.

сквозные 0.15 мм отверстие, 0.4 мм площадка

Не самый лучший вариант.
Отверстия с очень маленьким диаметром имеют определенные проблемы с металлизацией. В них сильно проявляется капиллярный эффект. Как следствие не высокая толщина меди на стеках переходных, не высокое качество осажденной меди вообще, даже при заполнении. В итоге имеем "слабые" переходные отверстия, склонные к обрывам и расслоениям при монтаже.
Все еще больше усугубляется при толщине платы более 1,00мм.

Все так спокойно утыкивают полный периметр корпуса большими переходными... Как будто внутри нет питаний/земли Их вы тоже доставляете проводниками 0.076мм? Тогда успехов с запуском этого чипа... Никаких больших переходных на сигналах, только микроВИА на 2 или 3й(если не влезло на втором) слой.

ЗЫ Внешние два ряда - уходят на топе, след. два - на втором слое, остальные на второй и дальше внутрь через сгруппированые в ряды погребенные ВИА. Тогда все получается - и сигналы вывести и питания к ядру нормально подвести.

Абсолютно согласен. Во всем. Даже добавить нечего.
Uree -

В Англии делают stacked vias, причем можно буквально все слои связать.
Цену озвучивать не буду.

Стековые конструкции межслойных переходных с технологией послойного наращивания стека платы делают не только в Англии.
Цены вполне адекватные для таких конструкций.

Препрег 1037, толщина 36мкм - не встречал раньше...

Специальные материалы со определенными свойствами, оптимизированы под лазерную сверловку.
Встречаются только в платах с лазерными микровиа.
Может быть именно по этой причине Вы ранее с ними не сталкивались...

P.S.
¹⁾ в этом конкретном месте описка - должно быть 0,70мм.
Не заметил вовремя, извините.
Текст с неточностью уже пошел цитироваться, поэтому не правлю в тексте а делаю уточнение.

[S17]

микровиа прямо в площадках BGA, на следующем слое разводка с помощью смещенных переходов

площадки какие у buriedVIA - 0.36мм, сверло 0.15

Препрег 1037, толщина 36мкм - не встречал раньше... - китайцы сами такой стэкап расчитали

прототипы получили очень высокого качества, на плате память DDR, спаяли 10 плат, запустилось все сразу

ren5, спасибо

Ещё есть вопросы:

1. Площадки uVIA на внутренних слоях INT1,6, наверное, такие же, как и на внешних – 250um?
2. buriedVIA и uVIA на слое INT1,6, видимо, получились с частичным перекрытием: чтобы уложиться в зазор 75um, buriedVIA д.б. смещены на 150um по осям X и Y (расстояние между центрами 212um)?
3. Какой диаметр площадок buriedVIA в «глубоких» внутренних слоях INT2…5 и отступ от сверла, если неподключённые пятаки удаляли? Т.е. как трассы и питание протащили в этих слоях между buriedVIA?
4. Площадка 360 у buriedVIA для сверла 150 (толщина платы 1мм) не великовата? Или точность сверловки уже не позволяет его уменьшить?

Как Вам удалось договориться с FastPrint, что они сами стэкап расчитали?

L1 foil 0.333oz +Plating =32..37µm - сигнальный, установка компонентов + короткие цепи + некоторые цепи питания + фанауты.
PP 1086 2.5415mil [65mm]
L2 foil 0.5oz +Plating =36..43µm - сигнальный с контролем импеданса
PP 1080 2.8421mil [72mm]
L3 35µm - плэйн земли
CORE 0.076 3mil [76.2mm]
L4 35µm - плэйн питания
PP 1080+1080 5.3209mil [135mm]
L5 17µm - сигнальный с контролем импеданса
CORE 0.13 5.1mil [130mm]
L6 17µm - плэйн земли
И так далее. Стек симметричный. Итого 1,52мм толщины. Всего 14 слоев.
Слепые переходные с L1 на L2 и с L14 на L13 диаметром 0,09мм с заполнением медью. Площадка слепых переходных - 0,30мм на всех слоях. Микровиа в площадках.
Скрытые переходные с L2 на L13 диаметром 0,20мм с толщиной металлизации 18мкм минимум. Площадка скрытых - 0,45мм. Антипад в плэйнах - 0,95мм. Подключение к плэйнам директом - термалов нет.
Сквозных переходных нет.

bigor, благодарю

Тоже вопросы есть :
Площадки под uBGA-0.5mm получаются 250um, т.е. и площадки uVIA, если их совмещать с площадками под шарики, д.б. такими же, а не 300um - так?
Диаметр 0.20мм для скрытых VIA - это сверло или финишное отверстие?
Антипады 0.95 - если они идут с шагом 0.5мм, то это получается сплошной разрез в металлизации. Сама площадка 0.45мм с зазором 0.1 создаст меньший вырез - лучше уж тогда не удалять неподключённые пятаки. И как при "одноэтажных" uVIA протащить питание и трассы во внутренних слоях сквозь частокол таких погребённых VIA?

В моих вопросах прошу не искать критики - мне нужно посоветоваться.


Сообщение отредактировал S17 - Sep 27 2011, 13:42

[bigor]

Как Вам удалось договориться с FastPrint, что они сами стэкап расчитали?

Никто не договаривался. Они пересчитывают стек от конструктора и правят при необходимости (из опыта: правят в 90% случаев).
Поправленный стек с параметрами высылают на согласование.

bigor, благодарю

Да не за что.

Тоже вопросы есть :

Хоть мильйон...

Площадки под uBGA-0.5mm получаются 250um,

Не обьязательно. Все зависит от конкретного корпуса. Шаг шариков не единственный параметр, который определяет размеры падов.

т.е. и площадки uVIA, если их совмещать с площадками под шарики, д.б. такими же, а не 300um - так?

Если Вам необходимо "впихнуть" микровиа в площадку - берете диаметр площадки переходного равным или меньшим чем диаметр пада.
Далее под пад подбираете нужных размеров отверстие. Согласовываете параметры полученного микровиа с произодством - потянут или нет.
Если нет - либо ищете более "продвинутое" производство ПП, либо увеличиваете размер пада под шарик и согласовываете с технологами - смонтируют или нет.
Если нет - либо ищете более "продвинутое" монтажное производство, либо возвращаетесь в начало....
Кроме того, не забывайте, что размер площадки виаса, который стоит в паде, может быть и больше чем размер пада. Например в конструкции "Solder Mask Defined Land"
Подробнее можно здесь посмотреть...
В общем, надо подбирать и согласовывать - на ура получится только со второго раза, после того как набьете синяки в первый раз...

Диаметр 0.20мм для скрытых VIA - это сверло или финишное отверстие?

Для нас это было не принципиально. Мы дали возможность заводу самостоятельно выбрать наиболее технологичное для них сверло в пределах 0,15...0,25.
Главным фактором была толщина и качество меди, т.е. надежная металлизация, а значит высокая устойчивость к термоударам.

Антипады 0.95 - если они идут с шагом 0.5мм, то это получается сплошной разрез в металлизации.

Они не идут с шагом в 0,50мм. Они вообще ни с каким шагом не идут.
Скрытые переходные сгруппированы рядами, которые расположены перпендикулярно потоку отводимого тепла и подводимому току....
Основная идея была - обеспечить максимально широкие полосы на плэйнах земли и питания.
P.S. Описка получилась. В обсуждаемом проекте антипад был 0,70мм (plane swel = 0.25mm -> 0.20+0.25*2=0.70) Неверно посчитал. Извините если кого ввел в заблуждение.

Сама площадка 0.45мм с зазором 0.1 создаст меньший вырез

Зазор у нас был 0,09мм. Это в узких местах только...
Проводники минимальные - тоже 0,09мм. Тоже в узких местах....

И как при "одноэтажных" uVIA протащить питание и трассы во внутренних слоях сквозь частокол таких погребённых VIA?

Не было чатокола. Причина описана выше.

В моих вопросах прошу не искать критики - мне нужно посоветоваться.

Критика по другому выглядит
За советом - это в любое время. Только не следуйте слепо советам. Думайте сами, анализируйте, делайте выводы....

[S17]

bigor, спасибо

...Шаг шариков не единственный параметр, который определяет размеры падов.

Если Вам необходимо "впихнуть" микровиа в площадку...

Диаметр шарика в моём uBGA-0.5 – 300um. Площадку (открытую маской) рекомендуют на 15-20% меньше – т.е. выходит 250um.

По поводу uVIA в паде и рядом. Если делать в паде и следовать рекомендациям на размер пада (-15...20%), то диаметр uVIA выходит 250um. Точно такая же площадка великолепно помещается и между падами диаметром 250: зазор до чужого пада более 105um, до своего – менее 68. Для такой платы вправе ожидать расширение маски 50um. Если такая маска съедет, то до uVIA не достанет, т.е. ближайшая чужая металлизация будет закрыта. И до своего пада длина шейки получается 68 – вроде, не плохо. Замазывать эти uVIA не надо. Кроме того, эти uVIA можно сместить во внешнюю сторону (от центра), что открывает дополнительные каналы трассировки. uVIA с площадкой 300um влазят между падами более туго – зазор до чужого пада ~85. В этом случае пад можно уменьшить до 230...
А вот преимуществ расположения uVIA в падах не вижу – может, что и пропустил. Недостатки – нужно «замазывать».

В общем, надо подбирать и согласовывать - на ура получится только со второго раза, после того как набьете синяки в первый раз...

Пока есть желание воспользоваться чужими синяками.

Они не идут с шагом в 0,50мм. Они вообще ни с каким шагом не идут.
Скрытые переходные сгруппированы рядами, которые расположены перпендикулярно потоку отводимого тепла и подводимому току....
Основная идея была - обеспечить максимально широкие полосы на плэйнах земли и питания.
В обсуждаемом проекте антипад был 0,70мм (plane swel = 0.25mm -> 0.20+0.25*2=0.70)

Зазор у нас был 0,09мм. Это в узких местах только...
Проводники минимальные - тоже 0,09мм. Тоже в узких местах....

Не было чатокола. Причина описана выше.

Не могу представить, как с зазором/проводником 90/90, площадкой 300 и 450 под uVIA (одноэтажные) и buriedVIA удалось развести uBGA-0.5?
Внешний ряд шариков выводится в слое TOP. Трассы от 2-ого ряда уже не пролазят – для них зазор/проводник нужен (500-250)/3=83, а у Вас 90. Если только размер падов сделать 230, тогда пролезет. Ну uVIA-300 между падами 230 себя уже лучше будут чуствовать.
3-ий ряд выводится в INT1. Но там ситуация хуже – площадки от uVIA уже 300 и мечтать протащить между ними следующий 4-й ряд уже не приходится.
4-ый ряд должен подключаться к buriedVIA и уходить дальше в глубину. Но площадка этих buriedVIA у Вас 450 – как их удалось разместить между uVIA-300 от 3-его и 4-ого рядов, идущих с шагом 500?

[bigor]

bigor, спасибо
Диаметр шарика в моём uBGA-0.5 – 300um. Площадку (открытую маской) рекомендуют на 15-20% меньше – т.е. выходит 250um.

Чудесно. Значит в этот пад хорошо впишется микровиа диаметром в 75мкм с площадкой 230мкм на внешнем слое и 300мкм на внутреннем.
Кстати такие микровиа затягиваются медью еще в процессе металлизации почти полностью. Специально ничего "замазывать" не нужно.....

По поводу uVIA в паде и рядом. Если делать в паде и следовать рекомендациям на размер пада (-15...20%), то диаметр uVIA выходит 250um. Точно такая же площадка великолепно помещается и между падами диаметром 250: зазор до чужого пада более 105um, до своего – менее 68. Для такой платы вправе ожидать расширение маски 50um. Если такая маска съедет, то до uVIA не достанет, т.е. ближайшая чужая металлизация будет закрыта. И до своего пада длина шейки получается 68 – вроде, не плохо. Замазывать эти uVIA не надо. Кроме того, эти uVIA можно сместить во внешнюю сторону (от центра), что открывает дополнительные каналы трассировки. uVIA с площадкой 300um влазят между падами более туго – зазор до чужого пада ~85. В этом случае пад можно уменьшить до 230...

Ничего не имею против Ваших рассуждений. Вполне реализуемый вариант конструкции....
Все зависит от необходимости и предпочтения конструктора - можно ставить микровиа в пад, можно не ставить. Вас никто не принуждает не делать так как Вы предлагаете. Мы тут вообще абстрактно рассматриваем конструкции в отрыве от реальных проектов...

А вот преимуществ расположения uVIA в падах не вижу – может, что и пропустил. Недостатки – нужно «замазывать».

Одно из преимуществ микровиа непосредственно в паде - нет "косточек" (перемычек между падом и виасом), которые вносят неоднородность в структуру паяного соединения, что для столь мелких шариков не есть хорошо. Поясню. Если виас в паде - пайка получается практически идеальной, форма паяного соединения строго бочкообразная (при условии что размер пада на плате и на подложке BGA имеет одинаковый размер и одинаково свормирован), а это значит что она будет надежной. Если имеем перемычку между падом и виасом, которая открыта маской, то получаем пад (физически на плате) уже не круглой формы. Следовательно паяное соединение тоже не будет иметь идеальной формы, возникнут неоднородности на его поверхности, которые станут центрами сосредоточения неоднородностей и т.д.
По этой причине многие производители микросхем в микроBGA корпусах рекомендуют использовать конструкцию “маска на площадке” - исключается влияние "косточек", площадку по меди можно сделать большей, что позволяет разместить в ней нормальное микровиа...
Еще одна причина применения микровиа непосредственно в паде - уменьшение неоднородности для быстродействующих линий. Ведь точка пайки (площадки, шарик) это неоднородность, нарушающая согласование линии. Переходное отверстие - тоже. Если мы их совмещаем в пространстве - получаем некоторый выигрыш (во многих случаях весьма призрачный, надо сказать)...
«замазывать» - не всегда нужно. Только в случае если возможная воздушная полость внутри паяного соединения составит более 15% (или 20%, не помню точно, а стандарт лень подымать...) или в случае если площадка определена маской - Solder Mask Defined Land...

Пока есть желание воспользоваться чужими синяками.

Вполне разумное желание

Не могу представить, как с зазором/проводником 90/90, площадкой 300 и 450 под uVIA (одноэтажные) и buriedVIA удалось развести uBGA-0.5?

А я разве говорил, что именно в этом проекте были uBGA-0.5?
Конкретно для uBGA топология первого внутреннего слоя выглядит примерно вот так:

Далее наверно просто предположить что внутри....

Внешний ряд шариков выводится в слое TOP. Трассы от 2-ого ряда уже не пролазят – для них зазор/проводник нужен (500-250)/3=83, а у Вас 90. Если только размер падов сделать 230, тогда пролезет. Ну uVIA-300 между падами 230 себя уже лучше будут чуствовать.
3-ий ряд выводится в INT1. Но там ситуация хуже – площадки от uVIA уже 300 и мечтать протащить между ними следующий 4-й ряд уже не приходится.
4-ый ряд должен подключаться к buriedVIA и уходить дальше в глубину. Но площадка этих buriedVIA у Вас 450 – как их удалось разместить между uVIA-300 от 3-его и 4-ого рядов, идущих с шагом 500?

Это вы уже гадаете... В проекте, для которого я приводил стек и параметры, не было uBGA-0.5...
Для uBGA-0.5 другие параметры трассировки (0,075/0,080 - проводник/зазор) и другой стек: 8L при толщине 1,00мм.

[S17]

Чудесно. Значит в этот пад хорошо впишется микровиа диаметром в 75мкм с площадкой 230мкм на внешнем слое и 300мкм на внутреннем.
Кстати такие микровиа затягиваются медью еще в процессе металлизации почти полностью. Специально ничего "замазывать" не нужно.....

Дырка 75um в uVIA- это не слишком большая экзотика для производства?
При площадке 300um для uVIA на INT1 трассы между ними уже не протянуть: (500-300)/3=66um

Вас никто не принуждает не делать так как Вы предлагаете. Мы тут вообще абстрактно рассматриваем конструкции в отрыве от реальных проектов...

Именно так - никак не имел в виду принуждения, только благодарность за Ваше мнение!

Интересный аспект про uVIA в паде - учту.

По этой причине многие производители микросхем в микроBGA корпусах рекомендуют использовать конструкцию “маска на площадке” - исключается влияние "косточек", площадку по меди можно сделать большей, что позволяет разместить в ней нормальное микровиа...

По поводу пада, определяемого маской (SMD) – тут проигрываем по плотности трасс по сравнению с NSMD (пад определён медью).
В 1-ом случае расстояние от границы пада (края маски) до ближайшей металлизации будет: расширение площадки на точность совмещения маски 50мкм + зазор 75мкм, т.е. 125мкм.
Во 2-м случае – максимум из зазора 75мкм или удвоенной точности совмещения маски 2*50, т.е. 100мкм. Выйгрыш 125-100=25мкм
В случае SMD-пада маска д.б. сухая (как это написано в приводимой Вами ссылке)

А я разве говорил, что именно в этом проекте были uBGA-0.5?
Это вы уже гадаете... В проекте, для которого я приводил стек и параметры, не было uBGA-0.5...

Здесь ведь тема про uBGA с шагом 0.5мм, поэтому я и предположил использование uBGA-0.5... Ну и пришлось немного пофантазировать

Для uBGA-0.5 другие параметры трассировки (0,075/0,080 - проводник/зазор) и другой стек: 8L при толщине 1,00мм.

Вот-вот-вот! Это уже ближе к "синякам"! Уважпемый ren5 тоже использовал стек 8L при толщине 1,00мм.
Интересны структура этого стека, зазоры/проводники, параметры падов, uVIA, buriedVIA; структура buriedVIA на внутренних слоях и как сквозь эти buriedVIA протащили питание и трассы...

[Zeroom]

Добавлю свой вариант.
Размер платы 83х40 мм.
Пять штук BGA с шагом выводов 0,5 мм.
На фото представлены смонтированная плата, общий вид в САПР, фрагмент фанаута и трассировки в нем же.
Изготовлено в FastPrint, смонтировано в Фаствел.
Технологические параметры:
стек слоев 1-10-1 (внутренние - 6 сигнальных 4 питания)
диаметр площадки под шарик - 0,25 мм
переходы с наружних на внутренние слои - внешняя площадка 0,275 мм, внутренняя 0,3 мм, отверстие 0,1 мм
переходы во внутренних слоях - площадка 0,4 мм, отверстие 0,2 мм
зазор/проводник - 0,1/0,1
толщина платы - проектная 1,5 мм +-10%, действительная 1,58 мм.

Эскизы прикрепленных изображений

 

[S17]

Zeroom, спасибо за пример.

Земля и питание, как я понимаю, выходят по углам – там нет захороненных VIA. Корпус с двумя кольцами без шариков даёт пространство для трасс.
Размер 300um uVIA на внутреннем слое (против 275 на внешнем) вызван, наверное, проблемой совмещения слоёв…
Как оплачивали в FastPrint и как получали платы?

[ren5]

Zeroom, спасибо за пример.

Земля и питание, как я понимаю, выходят по углам – там нет захороненных VIA. Корпус с двумя кольцами без шариков даёт пространство для трасс.
Размер 300um uVIA на внутреннем слое (против 275 на внешнем) вызван, наверное, проблемой совмещения слоёв…
Как оплачивали в FastPrint и как получали платы?

выставляют счет на оплату, можно оплатить в любом банке
доставку делают фидексом, посылку оценивают в 50$, через 4-6 дней она у вас
ни в коем случае не связывайтесь с ДХЛ

[Zeroom]

Заказывать можем только через посредника, посему прислушайтесь к ответу выше.