Xilinx DDR прием Опции

[shide_3]

кто знает , есть ли у Хилинха IP для приема DDR данных? что-то не могу такого найти, у Альтеры есть. нужно работать с АЦП, у него выходной поток - ДДР
спасибо

[Andrew Su]

Добрый день.
Для Spartan-6 spartan6_hdl.pdf
IDDR2
Primitive: Double Data Rate Input D Flip-Flop with Optional Data Alignment, Clock Enable
and Programmable Synchronous or Asynchronous Set/Reset
В других семействах FPGA тоже есть.
Удачи.

Прикрепленные файлы

 spartan6_hdl.pdf ( 4.18 мегабайт ) Кол-во скачиваний: 222