Совместимость SSTL2 и LVCMOS25 Опции

[ig_f]

Здравствуйте!
Имеется плата ML402 с Virtex4 с микросхемой памяти DDR SDRAM. Необходимо зашить контроллер памяти в плис. На сколько я понял, стандарт на память говорит о том, что с ней нужно использовать входные-выходные буферы SSTL2 class II.
В схеме на плату и распиновке ПЛИС обнаружил некоторую нестыковку: для тактового сигнала обратной связи нельзя использовать SSTL2 class II, так как он требует опорного напряжения, а пин отведенный под эти цели занят сигналом указания банка памяти.
Вопрос: можно ли принимать этот сигнал входным буфером LVCMOS25? Совместимы эти стандарты?

Сообщение отредактировал ig_f - Feb 20 2014, 13:11

[alexadmin]

Имеется плата ML402 с Virtex4 с микросхемой памяти DDR SDRAM. Необходимо зашить контроллер памяти в плис. На сколько я понял, стандарт на память говорит о том, что с ней нужно использовать входные-выходные буферы SSTL2 class II.
В схеме на плату и распиновке ПЛИС обнаружил некоторую нестыковку: для тактового сигнала обратной связи нельзя использовать SSTL2 class II, так как он требует опорного напряжения, а пин отведенный под эти цели занят сигналом указания банка памяти.

Посмотрите референс дизайны проектов для платы, там должен быть пример в ддр. http://www.xilinx.com/products/boards/ml40...nce_designs.htm

[ig_f]

Посмотрите референс дизайны проектов для платы

Спасибо за наводку. Пришлось изрядно покопаться в реверенс дизайнах... Нашел .ucf c нужной информацией только в корке к проекту на SystemGenerator, который идет вместе с мезонином.
Действительно, для этого входа используется LVCMOS25.