TMDS - LVDS, На сколько совместимы? Опции

[SM]

Такой вот вопрос. На сколько совместимы LVDS и TMDS (скорости <=750 Mbps)? LVDS приемник может принимать TMDS, это официально задокументировано. А вот передатчик - передавать TMDS сигнал? Можно ли при помощи true LVDS выхода (независимо от ПЛИС, хотя ожидается MachXO3) сделать сигнал, проходящий по спецификации TMDS?

[Bad0512]

Такой вот вопрос. На сколько совместимы LVDS и TMDS (скорости <=750 Mbps)? LVDS приемник может принимать TMDS, это официально задокументировано. А вот передатчик - передавать TMDS сигнал? Можно ли при помощи true LVDS выхода (независимо от ПЛИС, хотя ожидается MachXO3) сделать сигнал, проходящий по спецификации TMDS?

ИМХО там с постоянкой будет проблема.

[krux]

да, проблемы с постоянкой.

http://electronix.ru/forum/index.php?showt...p;#entry1290781, там в спецификации начиная с 58 страницы

TMDS - это CML с терминацией 50 Ом к 3,3В и диапазоном от 3,3 вниз 400mVolts ≤ Vswing ≤ 600mVolts single-ended

если бы сигнал был DC-balanced то можно было бы развязаться конденсаторами, но для голого видеосигнала... это чревато.

[SM]

Собственно, я этого и боялся, вопросов с DC. Но, вроде, там же 8b10b (DVI) - а значит, вроде, можно отвязаться конденсатором - сигнал можно считать условно DC-balanced в неких пределах - но в том то и дело, что "вроде", на опыты времени нет.

Хотя, еще вот нашлось решение вопроса - sn75dp129, хотя и не сильно дешевое.


А если... Взять не true LVDS, а сконфигурировать как-то ПЛИС так, чтобы выход был противофазными open drain выходами, ну далее резисторы и в TMDS? Типа кустарный emulated TMDS. Там подозрение на то, что 750 Mbps будет не выжать в таком режиме I/O пада.

[maugli]

Можно ли при помощи true LVDS выхода (независимо от ПЛИС, хотя ожидается MachXO3) сделать сигнал, проходящий по спецификации TMDS?

Почитайте статью  Interfacing_LVDS_with_other_differential_IO_types.pdf ( 117.98 килобайт ) Кол-во скачиваний: 493

[Bad0512]

Собственно, я этого и боялся, вопросов с DC. Но, вроде, там же 8b10b (DVI) - а значит, вроде, можно отвязаться конденсатором - сигнал можно считать условно DC-balanced в неких пределах - но в том то и дело, что "вроде", на опыты времени нет.

Хотя, еще вот нашлось решение вопроса - sn75dp129, хотя и не сильно дешевое.


А если... Взять не true LVDS, а сконфигурировать как-то ПЛИС так, чтобы выход был противофазными open drain выходами, ну далее резисторы и в TMDS? Типа кустарный emulated TMDS. Там подозрение на то, что 750 Mbps будет не выжать в таком режиме I/O пада.

Тут проблема скорее даже не в скорости, а в нагрузочной способности. Все single ended I/O стандарты как правило заточены на высокоомную нагрузку, соответственно 50 Ом на том конце не потянут.

[shewor]

Почитайте статью ...

Или ее аналог на русском языке Сопряжение схем ....

[Timmy]

Собственно, я этого и боялся, вопросов с DC. Но, вроде, там же 8b10b (DVI) - а значит, вроде, можно отвязаться конденсатором - сигнал можно считать условно DC-balanced в неких пределах - но в том то и дело, что "вроде", на опыты времени нет.

Хотя, еще вот нашлось решение вопроса - sn75dp129, хотя и не сильно дешевое.


А если... Взять не true LVDS, а сконфигурировать как-то ПЛИС так, чтобы выход был противофазными open drain выходами, ну далее резисторы и в TMDS? Типа кустарный emulated TMDS. Там подозрение на то, что 750 Mbps будет не выжать в таком режиме I/O пада.

Выход ПЛИС нужно сконфигурировать обычным пушпульным дифференциальным и использовать резистивные делители примерно 68Ом/330Ом. Линию - к средней точке делителя, 3.3В - к 68, пушпул- к 330. Получится почти точная эмуляция уровней и импеданса CML, и умеренная нагрузка для ПЛИС. Хотя нет, я забыл про второй конец, тогда потребуется делитель где-то 80Ом/200Ом. Насчёт MachXO2 не знаю, а ECP2 нормально работает с дифференциальной нагрузкой 200Ом/3.3В

Сообщение отредактировал Timmy - Nov 20 2014, 07:46

[SM]

Выход ПЛИС нужно сконфигурировать обычным пушпульным дифференциальным и использовать резистивные делители

Судя по документации (табличка на стр. 3-15), пушпульные дифференциальные стандарты могут дать макс. скорость 300 Mbps (150 MHz + DDR), а до 800 можно снять только с LVDS25 или MIPI (а он, по сути, тоже LVDS25+резисторы, то есть эмулированный) режима. Так что идея эмулировать интерфейс при помощи пушпульных режимов, судя по даташиту, для 750 Mbps не состоятельна.

А вот анализируя устройство true LVDS-выхода (Vcc=2.5V), что-то мне подсказывает, что пара-тройка быстрых диодов шоттки решат все вопросы смещения уровней (надо на 0.8 вольт "упасть" при высоком выходном уровне, который без нагрузки = VCC = 2.5V)... Хотя, конечно, тут вопрос, а найду ли я подходящие по скорости. Смещение уровней резисторами не очень нравится, оно уменьшает размах диф. сигнала, и я не уверен, что для всех углов PVT можно выдержать >=150 mV на стороне TMDS (правда, еще и не считал, так, навскидку). С емкостями - надо промоделировать, что там с DC реально будет, самый, по идее, правильный вариант.

В общем, всем спасибо, особенно krux за спецификацию.

[shewor]

- надо промоделировать ....

Будете моделировать - посмотрите как рекомендовано согласование уровней в LX971 на 53 и 54 стр. Может пригодится.