| |
 Создание линий задержек в ALTERA MAX+Plus II, Не получается |
|
|
3 страниц 
1 2 3 >
|
 |
Ответов
(1 - 33)
|
|
 Feb 13 2006, 18:24
|
Группа: Свой
Сообщений: 404
Регистрация: 20-10-05
Пользователь №: 9 885
|
Цитата(prottoss @ Feb 13 2006, 20:05)  Подсказали коллеги на телесистемах, оказывается вместо трех первых XORов надо поставить одну LCEL, и компилятор ее не оптимизирует. Если не сложно, кинте ссылочку, где вам это объяснили. А вообще если я правильно понял, то вы пытаетесь за счет задержек элементов получить результат? Я хочу вас тогда предостеречь, что это очень нестабильная система получится по крайней мере с налинейной зависимостью от температуры!
|
|
|
|
|
|
|
|
Feb 13 2006, 19:25
|
Местный
Группа: Свой
Сообщений: 253
Регистрация: 28-08-04
Из: Ленинград
Пользователь №: 562
|
Цитата(KykyryzzZ @ Feb 13 2006, 21:24) Если не сложно, кинте ссылочку, где вам это объяснили. http://www.telesys.ru/ в разделе электроники А вот в тему еще файл прикладываю - аплоад/докс. Продвинутый путеводитель по Max+2. Информация старовата (2001 год), но разписано все дельно. Надеюсь кому-нибудь пригодится.
--------------------
Лень - это не врожденное чувство русского человека, а средство борьбы с неуемной, но бестолковой энергией начальника.
|
|
|
|
|
|
|
|
Feb 14 2006, 06:13
|
Гуру
Группа: Модераторы
Сообщений: 4 011
Регистрация: 8-09-05
Из: спб
Пользователь №: 8 369
|
Цитата(prottoss @ Feb 13 2006, 18:48) Начал осваивать ПЛИС. Из доступных оказались ALTERA EPM7032(64). ... Есть какие нибудь способы решить проблему? Вопрос начинающему: зачем Вам удвоение частоты? Принцип работы ПЛИС состоит в том, что должны выполняться как минимум 2 правила: 1. Проекты должны быть выполнены как синхронные. 2. "Патронов не жалеть". Поэтому попробуйте найти тактовую частоту и под нее все засинхронизировать. Или, если хочется привязаться к внешней частоте, то синхронизируйтесь под передний или под задний ее фронты. Найдите книгу Антонова по МаксПлюсу или Комолова по Квартусу. Удачи!
--------------------
www.iosifk.narod.ru
|
|
|
|
|
|
|
|
Feb 14 2006, 12:32
|
Гуру
Группа: Свой
Сообщений: 2 720
Регистрация: 24-03-05
Пользователь №: 3 659
|
Цитата(iosifk @ Feb 14 2006, 13:13) Цитата(prottoss @ Feb 13 2006, 18:48)
Начал осваивать ПЛИС. Из доступных оказались ALTERA EPM7032(64). ... Есть какие нибудь способы решить проблему?
Вопрос начинающему: зачем Вам удвоение частоты? Принцип работы ПЛИС состоит в том, что должны выполняться как минимум 2 правила: 1. Проекты должны быть выполнены как синхронные. 2. "Патронов не жалеть". Поэтому попробуйте найти тактовую частоту и под нее все засинхронизировать. Или, если хочется привязаться к внешней частоте, то синхронизируйтесь под передний или под задний ее фронты. Найдите книгу Антонова по МаксПлюсу или Комолова по Квартусу. Удачи! В данный момент я хочу получить 40 МГц внутри ПЛИС из 20. В последствии, может быть, я захочу получить 100 МГц из 50. Что для этого лучше - городить внешний генератор на 100 МГц, или все устроить внутри чипа, и оградить себя от кучи проблем по настройке схемы и разводке PCB? На счет принципов - я говорил, что начал осваивать ПЛИС а не цифровую схемотехнику Цитата(KykyryzzZ @ Feb 14 2006, 01:24) Цитата(prottoss @ Feb 13 2006, 20:05)
Подсказали коллеги на телесистемах, оказывается вместо трех первых XORов надо поставить одну LCEL, и компилятор ее не оптимизирует.
Если не сложно, кинте ссылочку, где вам это объяснили. А вообще если я правильно понял, то вы пытаетесь за счет задержек элементов получить результат? Я хочу вас тогда предостеречь, что это очень нестабильная система получится по крайней мере с налинейной зависимостью от температуры! Поищите с ключевым словом "prottoss". У меня не так много постов. А смысл искать? Мне сказали буквально: "поставь одну LCEL вместо трех XOR". Я поставил, все работает, еду дальше...
--------------------
|
|
|
|
|
|
|
|
Feb 14 2006, 12:49
|
Гуру
Группа: Модераторы
Сообщений: 4 011
Регистрация: 8-09-05
Из: спб
Пользователь №: 8 369
|
Цитата(prottoss @ Feb 14 2006, 15:32) В данный момент я хочу получить 40 МГц внутри ПЛИС из 20. В последствии, может быть, я захочу получить 100 МГц из 50. Что для этого лучше - городить внешний генератор на 100 МГц, или все устроить внутри чипа, и оградить себя от кучи проблем по настройке схемы и разводке PCB?
На счет принципов - я говорил, что начал осваивать ПЛИС а не цифровую схемотехнику....
...А вообще если я правильно понял, то вы пытаетесь за счет задержек элементов получить результат?
Я хочу вас тогда предостеречь, что это очень нестабильная система получится по крайней мере с налинейной зависимостью от температуры! ....
..... А смысл искать? Мне сказали буквально: "поставь одну LCEL вместо трех XOR". Я поставил, все работает, еду дальше... Продолжаем, "На счет принципов". Вам написали, что получие очень нестабильные параметры. А это значит, что Ваш проект будет работать когда ОН (а не Вы) захочет. Полетят setup-hold, как Вы будете объяснять это компилятору? А термин "все работает" - ???? это очень странный термин. Я же задал вопрос - зачем нужно удваивать частоту, если нет сигнала с частотой выше чем 20 МГц?
--------------------
www.iosifk.narod.ru
|
|
|
|
|
|
|
|
Feb 14 2006, 13:11
|
Гуру
Группа: Свой
Сообщений: 2 720
Регистрация: 24-03-05
Пользователь №: 3 659
|
Цитата(iosifk @ Feb 14 2006, 19:49) Продолжаем, "На счет принципов".
Вам написали, что получие очень нестабильные параметры. А это значит, что Ваш проект будет работать когда ОН (а не Вы) захочет. Полетят setup-hold, как Вы будете объяснять это компилятору?
А термин "все работает" - ???? это очень странный термин.
Я же задал вопрос - зачем нужно удваивать частоту, если нет сигнала с частотой выше чем 20 МГц? По поводу нестабильных параметров - Вы хотите сказать что задержка в одной LCELL - это не стабильный параметр? Я как раз думал наоборот, что задержки на одной макроячейке, или на одном вентиле, как раз стабильный, нормируемый в определенном диапазоне температур, с определенным диапазоном времени задержки, параметр. У любой интегральной микросхемы есть нормируемые тайминги для рабочего диапазона температур и, если не выходить за их пределы, то устройство будет работать. OFF: Интересно, как это ПНИ и прочее на гигагерцовых частотах работают :-)
--------------------
|
|
|
|
|
|
|
|
Feb 14 2006, 13:24
|
Местный
Группа: Свой
Сообщений: 464
Регистрация: 1-10-04
Из: Челябинск
Пользователь №: 751
|
Я делал подобную схему, только элементы задержки были в виде цепочки из 2 тригеров, которые сами себя асинхронно сбрасывали, после установки первого по фронту исходного клока. Ниче, вроде пару лет устройство в 2 экз. работает, но в цеховых условиях... На самом деле iosifk говорит верно, для LCELL задержка плавает, генератор на 20МГц или 40МГц - 1 корпус, ниче городить не надо, а проблемм может быть значительно меньше, особенно если температурный диапазон от - до +. Как вариант можно поставить FPGA с внутренним PLL.
Сообщение отредактировал Stas - Feb 14 2006, 13:28
|
|
|
|
|
|
|
|
Feb 14 2006, 13:28
|
Adept
Группа: Свой
Сообщений: 3 469
Регистрация: 6-12-04
Из: Novosibirsk
Пользователь №: 1 343
|
Цитата(prottoss @ Feb 14 2006, 19:11) По поводу нестабильных параметров - Вы хотите сказать что задержка в одной LCELL - это не стабильный параметр? Именно! Заведите сигнал со входа через макроячейку на выход и посмотрите задержку. Потом понагревайте или поохлаждайте чип и еще раз посмотрите, как меняется задержка. Будете удивлены. Температура не единственный фактор. Еще влияет напряжение питания и имеются разбросы от партии к партии. Крайне не рекомендуется так делать на ПЛИС, о чем Вам и толкуют. Зря спорите. Цитата(prottoss @ Feb 14 2006, 19:11) OFF: Интересно, как это ПНИ и прочее на гигагерцовых частотах работают :-) Они не на ПЛИС сделаны.
--------------------
«Отыщи всему начало, и ты многое поймёшь» К. Прутков
|
|
|
|
|
|
|
|
Feb 14 2006, 15:32
|
Гуру
Группа: Свой
Сообщений: 2 720
Регистрация: 24-03-05
Пользователь №: 3 659
|
[quote][ name='dxp' date='Feb 14 2006, 20:28' post='87156'] [quote][ name='prottoss' post='87149' date='Feb 14 2006, 19:11']
По поводу нестабильных параметров - Вы хотите сказать что задержка в одной LCELL - это не стабильный параметр? [/quote]
Именно! Заведите сигнал со входа через макроячейку на выход и посмотрите задержку. Потом понагревайте или поохлаждайте чип и еще раз посмотрите, как меняется задержка. Будете удивлены.
Температура не единственный фактор. Еще влияет напряжение питания и имеются разбросы от партии к партии. Крайне не рекомендуется так делать на ПЛИС, о чем Вам и толкуют. Зря спорите.[/quote]
Но тогда я не смогу предсказать временнОе поведение всей схемы, прошитой в ПЛИС, так получается? То есть я не могу точно (в требуемых мне пределах) предсказать время прохождения сигнала от входа ПЛИС до выхода? Я не имею ввиду, пока питание, а только термостабильность. Опять же говорю, что у всех логических схем, которые я знаю, в даташитах указаны нормируемые тайминги в определенном диапазоне температур
[quote][ name='prottoss' post='87149' date='Feb 14 2006, 19:11']
OFF: Интересно, как это ПНИ и прочее на гигагерцовых частотах работают :-)
[/quote]
Они не на ПЛИС сделаны. [/quote]
Но они сделаны на вентилях, у которых есть временнЫе параметры.
2DXP & iosifk
А как вы прокомментируете в даташите на ALTERA MAX 7000 параметры о рекомендуемой температуре, и в таблицах с таймингами параметры MAX и MIN? От чего зависит MAX и MIN? Я думаю что от совокупности изменения некоторых внешних относительно ПЛИС параметров, включая и диапазон изменения рекомендуемых температур
Сообщение отредактировал prottoss - Feb 14 2006, 15:37
--------------------
|
|
|
|
|
|
|
|
Feb 14 2006, 15:45
|
Гуру
Группа: Свой
Сообщений: 2 720
Регистрация: 24-03-05
Пользователь №: 3 659
|
Цитата(Stas @ Feb 14 2006, 20:24) Я делал подобную схему, только элементы задержки были в виде цепочки из 2 тригеров, которые сами себя асинхронно сбрасывали, после установки первого по фронту исходного клока. Ниче, вроде пару лет устройство в 2 экз. работает, но в цеховых условиях... На самом деле iosifk говорит верно, для LCELL задержка плавает, генератор на 20МГц или 40МГц - 1 корпус, ниче городить не надо, а проблемм может быть значительно меньше, особенно если температурный диапазон от - до +. Как вариант можно поставить FPGA с внутренним PLL. То бишь на одном корпусе 74 серии это реализовать проще и лучше? То есть, я понимаю так, что ПЛИС не очень термостабильные устройства. И что у простой серии, допустим 74АС, температурные показатели на порядок выше нежели у ПЛИС, предназначенных в первую очередь для того чтобы объеденить всю рассыпуху в одном компактном корпусе?
--------------------
|
|
|
|
|
|
|
|
Feb 16 2006, 08:46
|
Гуру
Группа: Модераторы
Сообщений: 4 011
Регистрация: 8-09-05
Из: спб
Пользователь №: 8 369
|
Цитата(k0t @ Feb 16 2006, 10:01) Надо просто не один LCELL ставить. И все будет хорошо. Я просто добивался меандра на выходе умножителя при комнатной температуре, потом испытывал с разбрососм температур. Скважность конечно менялась, но не на много. Устройства работают на улице, уже больше года. Все хорошо  30 лет назад один советский институт разрабатывал и делал штучно уникальные измерительные приборы для АН СССР. Их метод работы был такой-же. Брали ведро транзисторов и из всего ведра методом подбора находили пару. Ее так-же грели, остужали и тд... Из этой пары делали диф. каскад для усилителя с уникальными параметрами. Потом писали об этом статьи и трубили на конференциях Остальные транзисторы - сами знаете куда.... А я работал в другом НИИ этого же минестерства. И задача стояла так, чтобы делать серийные приборы. А для серии надо, чтобы правильно работала КАЖДАЯ микросхема, из любой коробки, даже если изготовитель микросхем через полгода чуть "подправит" технологический процесс и микросхемы станут "немного" быстрее, что кстати несколько лет назад и делала Альтера с серией МАХ. Вывод: хотите сделать одну штуку "хрен-знает-чего", так прямо об этом и напишите. Мы не будем на это тратить свое время. Хотите делать серийные изделий - работайте так, как положено работать с ПЛИС. И еще есть термин "бег" и есть "бег в мешке". Так вот работа с программируемой логикой - это как раз и есть "бег в мешке". И тут те, кто умеет быстро бегать - не выигрывают. Забудьте про RC-цепочки, асинхронные фокусы, усилители из ЛА3. Здесь надо уметь нечто другое. И этому надо учиться. Удачи!
--------------------
www.iosifk.narod.ru
|
|
|
|
|
|
|
|
Feb 20 2006, 11:39
|
Участник
Группа: Свой
Сообщений: 53
Регистрация: 11-01-05
Пользователь №: 1 889
|
>30 лет назад один советский институт разрабатывал и делал штучно уникальные измерительные >приборы для АН СССР. >Их метод работы был такой-же. Брали ведро транзисторов и из всего ведра методом подбора >находили пару. Ее так-же грели, остужали и тд... Из этой пары делали диф. каскад для усилителя с >уникальными параметрами. Потом писали об этом статьи и трубили на конференциях Остальные >транзисторы - сами знаете куда.... >А я работал в другом НИИ этого же минестерства. И задача стояла так, чтобы делать серийные >приборы. >А для серии надо, чтобы правильно работала КАЖДАЯ микросхема, из любой коробки, даже если >изготовитель микросхем через полгода чуть "подправит" технологический процесс и микросхемы >станут "немного" быстрее, что кстати несколько лет назад и делала Альтера с серией МАХ. И что с того? Если у тебя подростет быстродействие одной ячейки, то также подрастает и быстродействие других. То что делал я именно в серии и работает, никаких глюков, связанных с умножением частоты нет. >Вывод: хотите сделать одну штуку "хрен-знает-чего", так прямо об этом и напишите. Мы не будем на >это тратить свое время. >Хотите делать серийные изделий - работайте так, как положено работать с ПЛИС. Именно так и работаю. Делаю на умножителе на xor 150MHz из 75 и все хорошо. Дальше - полностью синхронная схемотехника. Что именно должно произойти, чтобы подобная схема не заработала? >И еще есть термин "бег" и есть "бег в мешке". Так вот работа с программируемой логикой - это как раз >и есть "бег в мешке". И тут те, кто умеет быстро бегать - не выигрывают. Забудьте про RC-цепочки, >асинхронные фокусы, усилители из ЛА3. Ничего подобного и не используется Кстати, где-то у ксайликса есть даже аппнота про генераторы на lcell. >Здесь надо уметь нечто другое. >И этому надо учиться. >Удачи!
|
|
|
|
|
|
|
|
Feb 20 2006, 14:54
|
Adept
Группа: Свой
Сообщений: 3 469
Регистрация: 6-12-04
Из: Novosibirsk
Пользователь №: 1 343
|
Цитата(prottoss @ Feb 20 2006, 20:27) 2 iosifk : Они работали 30 лет назад в одном институте, Вы в другом....В итоге наша электронная индустрия через 30 лет со всеми вашими теориями и принципами в полной и глубокой ж.... Глупость несусветную говорите. Люди живут не так, как работают, а так, как ими управляют. Отсюда и результат - в тогдашнем руководстве страны и ищите. Ваше упорство непонятно. Если считаете, что знаете лучше, зачем спрашиваете? Делайте, как знаете - ответственность всегда Ваша.
--------------------
«Отыщи всему начало, и ты многое поймёшь» К. Прутков
|
|
|
|
|
|
|
|
Feb 20 2006, 15:06
|
Гуру
Группа: Свой
Сообщений: 2 720
Регистрация: 24-03-05
Пользователь №: 3 659
|
Цитата(iosifk @ Feb 20 2006, 21:46) А потому, что когда таким как Вы дают правильный совет, то они не слушают.
Я за всю промышленность не отвечаю. А то, что я делал и делаю - так не Вам об этом судить!!! Ну от чего же, я все советы слушаю, и Ваши, и других уважаемых людей. Только я не пойму, с чего это Вы считаете, что ВАШИ советы ПРАВИЛЬНЫЕ? Вы ведь даже свои собственные реплики не изволите объяснять. Как то: Цитата(prottoss @ Feb 16 2006, 16:48) Цитата(iosifk @ Feb 16 2006, 15:46) Здесь надо уметь нечто другое.
И этому надо учиться. Что именно надо уметь сдесь?
--------------------
|
|
|
|
|
|
|
|
Feb 20 2006, 16:29
|
Группа: Новичок
Сообщений: 2
Регистрация: 20-02-06
Пользователь №: 14 528
|
Работать то оно может и будет, но сама Altera не рекомендует использовать логику для формирования задержек, следовательно ничего хорошего из этого не выйдет. Как минимум нужно будет анализировать реализацию на уровне макроячеек компилятором. Проблема в том, что схема нарисованная в графическом редакторе может быть совсем по другому реализованна оптимизирующим компилятором, соответственно прогнозировать результат очень сложно. К тому же, как я понял этот сигнал будет использоваться как тактовый, что есть плохо, так как для этих целей оптимально использовать Global Clock, который обеспечивает минимальную задержку "синхросигнал-выход", т.е выиграш на удвоении частоты может быть потерян за счет увеличенных задержек. Это только часть проблем, разберись с архитектурой ПЛИС, которые используешь, и ситуация больше прояснится.
|
|
|
|
|
|
|
|
Feb 20 2006, 16:45
|
Участник
Группа: Свой
Сообщений: 53
Регистрация: 11-01-05
Пользователь №: 1 889
|
Цитата(Deyton @ Feb 20 2006, 19:29) Работать то оно может и будет, но сама Altera не рекомендует использовать логику для формирования задержек, следовательно ничего хорошего из этого не выйдет. Работать будет. Ничего страшного в удвоителе частоты нет. Цитата(Deyton @ Feb 20 2006, 19:29) Как минимум нужно будет анализировать реализацию на уровне макроячеек компилятором. Зачем? Цитата(Deyton @ Feb 20 2006, 19:29) Проблема в том, что схема нарисованная в графическом редакторе может быть совсем по другому реализованна оптимизирующим компилятором, соответственно прогнозировать результат очень сложно. Гы lcell компилятор не при каких условиях не имеет права выкидывать. Кстати, схема, нарисованная в графике, компилятором оптимизируется точно также. Цитата(Deyton @ Feb 20 2006, 19:29) К тому же, как я понял этот сигнал будет использоваться как тактовый, что есть плохо, так как для этих целей оптимально использовать Global Clock, который обеспечивает минимальную задержку "синхросигнал-выход", т.е выиграш на удвоении частоты может быть потерян за счет увеличенных задержек. Используй global. Т.е. просто подай выход удвоителя на global. И будет тебе щасстье Цитата(Deyton @ Feb 20 2006, 19:29) Это только часть проблем, разберись с архитектурой ПЛИС, которые используешь, и ситуация больше прояснится.
Сообщение отредактировал k0t - Feb 20 2006, 16:48
|
|
|
|
|
|
|
|
Feb 21 2006, 11:57
|
Участник
Группа: Свой
Сообщений: 53
Регистрация: 11-01-05
Пользователь №: 1 889
|
Цитата(sazh @ Feb 20 2006, 23:36) То KOT.
Действительно, схема эта будет работать. И сигнал с lcell на global можно и просто необходимо повесить, иначе уж точно работать не будет, и нет никакой разницы, что в графике, что на языке описать. Необходимость подвески на глобал - зависит ИМХО от дизайна. Может быть, скажем мультиклоковый дизайн, так что, каждый клок на глобал подвешивать? А если глобалов не хватит? (Надумано, конечно. Сам ни разу такого не видел.) Цитата(sazh @ Feb 20 2006, 23:36) Вот только делать так не надо. Тем более рекомендовать такие реализации начинающим пользователям. Потому что толку в этих извратах нет. Почему же нет? Далеко не всегда есть возможность использовать ПЛЛ. В тех же циклонах он при отрицательных температурах не работает. Или в ACEX, где входной клок для -2 всего-то 40MHz, а сама микросхема работает до 200. Я лучше так умножу, чем по плате потяну 200MHz . Надо просто соблюдать должную аккуратность. По поводу начинающих пользователей - думаю столь громогласный тред уже должен показать, что надо быть аккуратным в этом вопросе. К тому же сама по себе эта схема никакой опасности не несет. Цитата(sazh @ Feb 20 2006, 23:36) А у профессиональных пользователей как Вы уже убедились, такое художество вызывает справедливый отпор. Убедился. Только не понял почему. Я не вижу ситуации, в которой эта схема может не работать. И есть вопрос по поводу справедливости отпора.
|
|
|
|
|
|
|
|
Feb 21 2006, 13:03
|
Гуру
Группа: Свой
Сообщений: 2 435
Регистрация: 6-10-04
Из: Петербург
Пользователь №: 804
|
И все таки Вы все смешали в кучу. Умножение на 2 с помощью элемента xor не имеет смысла. Достаточно работать по фронту и спаду входного клока (что тоже не есть хорошо). Но это глобальный клок.
Что касается циклона (его –20 градусов для pll), можно например задействовать I/O стандарт lvds и гоняйте что хотите. (Системный подход всегда дешевле, потому что оставляет возможность маневра).
Для меня главный критерий переносимость проекта из семейства в семейство, из пакета в пакет (я знаю разработчиков, которые держат и устаревшие версии, потому что в последующих не работает), соответствия результатов функционального моделирования с результатами временного в пределах глобального клока. Насчет мультиклоков. Конечно можно. Это у всех сплошь и рядом. И ни одного назначения в редакторе ассигнований.
А в отчет временного анализатора никто никогда не заглядывает. А половина даже не догадывается о его существовании. Так что если у Вас и работает ЭТО (за счет Вашего практического опыта и знаний), у других не будет работать по определению (конечно не умножитель на гличах, весь проект).
Ведь что получается. Сначало нашли запыленный 7000, а потом появляется желание из него Стратих выжать.
И самое главное. Мне кажется, любой цели нужно добиваться стандартными рекомендованными в толстом хендбуке фирмы изготовителя средствами . Потому что на всякого мудреца довольно простоты.
|
|
|
|
|
|
|
|
Feb 21 2006, 14:06
|
Участник
Группа: Свой
Сообщений: 53
Регистрация: 11-01-05
Пользователь №: 1 889
|
Цитата(sazh @ Feb 21 2006, 16:03) И все таки Вы все смешали в кучу. Умножение на 2 с помощью элемента xor не имеет смысла. Достаточно работать по фронту и спаду входного клока (что тоже не есть хорошо). Но это глобальный клок. Можно. Мне это просто гораздо удобнее сделать так. Да, еще инверсия клока введет задержку, которая вполне может сказаться. Цитата(sazh @ Feb 21 2006, 16:03) Что касается циклона (его –20 градусов для pll), можно например задействовать I/O стандарт lvds и гоняйте что хотите. (Системный подход всегда дешевле, потому что оставляет возможность маневра). Не всюду LVDS есть... К тому же, если есть возможность не гонять , то лучше не гонять. Цитата(sazh @ Feb 21 2006, 16:03) Для меня главный критерий переносимость проекта из семейства в семейство, из пакета в пакет (я знаю разработчиков, которые держат и устаревшие версии, потому что в последующих не работает), Ну, есть подозрение, что переносимости это не ухудшит. По крайней мере в сторону более быстрых/толстых кристаллов. Цитата(sazh @ Feb 21 2006, 16:03) соответствия результатов функционального моделирования с результатами временного в пределах глобального клока.
Насчет мультиклоков. Конечно можно. Это у всех сплошь и рядом. И ни одного назначения в редакторе ассигнований. Тут уж каждый злобный буратино сам себе враг Хотя если куски проекта никак не связаны - то почему бы и нет? Цитата(sazh @ Feb 21 2006, 16:03) А в отчет временного анализатора никто никогда не заглядывает. А половина даже не догадывается о его существовании. Так что если у Вас и работает ЭТО (за счет Вашего практического опыта и знаний), у других не будет работать по определению (конечно не умножитель на гличах, весь проект). Есть такая беда. Цитата(sazh @ Feb 21 2006, 16:03) Ведь что получается. Сначало нашли запыленный 7000, а потом появляется желание из него Стратих выжать. ) Вот еще баловаться. Цитата(sazh @ Feb 21 2006, 16:03) И самое главное. Мне кажется, любой цели нужно добиваться стандартными рекомендованными в толстом хендбуке фирмы изготовителя средствами . Потому что на всякого мудреца довольно простоты. Иногда выбора нет. Я же не агитирую использовать такой умножитель вместо ПЛЛ. Я говорю о том, что если ПЛЛ нет, то это является вполне допустимым решением.
|
|
|
|
|
|
|
|
Feb 27 2006, 19:44
|
Знающий
Группа: Свой
Сообщений: 513
Регистрация: 1-02-05
Из: Харьков, СССР
Пользователь №: 2 334
|
Цитата Какая максимальная частота переключения триггеров для данной микросхемы? В даташите сказанно: "...pin-to-pin delays as fast as 5 ns, and counter speeds of up to 175.4 MHz...". Это для -5? Совершенно верно - для 5-ки. А в даташите все есть - только дойдите до раздела Timing model, если память не обманывает. На первой странице только самая общая информация и надувание щек.
|
|
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|
