Чем поделить OCXO 100 МГц на 10?, Hittite или счетчик на 10? Опции

[soldat_shveyk]

Доброго дня!

Есть ОСХО 100 МГц (ГК136-ТС) и надо из него получить опорную частоту 10 МГц для модуля синтезатора.
В наличии есть делители частоты HMC361 (делитель на 2) и HMC438 (делитель на 5).
Первый имеет шум -148 dB/Hz, второй -153 dB/Hz.
Каскадно включить два делителя - и получу получу 10 МГц с известным уровнем шумов.

А что если использовать низковольтную цифровую логику - счетчик на 10?
Делал ли кто-нибудь такие делители?
Интересуют данные по шумам: хуже/лучше/сравнимо с делителями Hittite?

[AFK]

Если электричества не жалко, то можно LTC6950, там к -170 близко.

Сообщение отредактировал AFK - Jun 24 2015, 15:39

[Dr.Drew]

Микросхемы стандартной логики дают до минус 160. Если охота сэкономить место, то берите триггеры типа NC7SZ74 (по-моему).

Сообщение отредактировал Dr.Drew - Jun 25 2015, 01:04

[ledum]

Здесь самый сложный узел - развязывающий усилитель. Иначе Вы получите лес 10МГц палок в Ваших 100МГц.
Каскод ОК- две общие базы ИМХО - лучшее решение - до 100дБ развязки. А так - 74АС74-подобное не лучше 25-30дБ обратного пролаза зато ФШ под минус 160, ЭСЛ - лучше минус 50дБ обратного пролаза, но ФШ минус 145-153дБн/Гц.
Есть статья от NIST "A low noise 100 MHz distribution amplifier for precision metrology" пример реализации на основе этой публикации http://www.hoffmann-hochfrequenz.de/downloads/iso_amp.pdf

Сообщение отредактировал ledum - Jun 25 2015, 03:46

[Шаманъ]

А может поставить ADF4002 и сконфигурировать ее как делитель на 10?

[VCO]

HMC394LP4 - $13.61 за шт.

По поводу развязки нужно думать отдельно в зависимости от того, что и как тактируется от 100 МГц.
Может оказаться, что она и вовсе не нужна, а может придётся над ней очень серьёзно поработать.

[soldat_shveyk]

Спасибо за полезную информацию!
Отдельное спасибо ledum и dr.Drew за конкретные цифры по шумам логики.

Программируемые чипы хоть LTC6950 хоть ADF4002 использовать не желательно, так как для их загрузки мне пришлось бы ставить рядом как минимум CPLD, а это уже совсем не экономия.
Развязка действительно нужна, так как 100 МГц идет на отдельный синтезатор, и весь мусор, который соберется около 100 МГц добросовестно будет перенесен на 2800 МГц.
Буду считать бюджет по развязке.

[VCO]

Развязка действительно нужна, так как 100 МГц идет на отдельный синтезатор, и весь мусор, который соберется около 100 МГц добросовестно будет перенесен на 2800 МГц.

Вовсе не обязательно. Если синтезатор для 100 МГц на основе ФАПЧ, а весь мусор - это палки 10 МГц, то можно ограничиться аттенюатором с трансформаторным делителем мощности. Если прямой синтез или мусор в узкой полосе - то много серьёзнее.

[ledum]

Программируемые чипы хоть LTC6950 хоть ADF4002 использовать не желательно, так как для их загрузки мне пришлось бы ставить рядом как минимум CPLD, а это уже совсем не экономия.

У меня на AD9510 тинька крохотная стояла. По сравнению с основной чипой - мелочь пузатая. Проснулась, записала и дальше спать до следующего включения.
Есть пинпрограммируемые http://www.analog.com/media/en/technical-d...eets/AD9515.pdf , например. Делитель на резисторах и разводка на ножки. Может показаться шумновата, но если посмотреть на типа

И сравнить с рис. 22 даташита на 9515, то где-то как-то. Вот обратный пролаз AD9515 не мерял.
Олегу. Дык AD4002 на муксауте в режиме делителя разве не иголки дает? Потом фильтровать надоть. Кучу гармошек.

Сообщение отредактировал ledum - Jun 25 2015, 06:24

[soldat_shveyk]

Если синтезатор для 100 МГц на основе ФАПЧ, а весь мусор - это палки 10 МГц, то можно ограничиться аттенюатором с трансформаторным делителем мощности.

Вообще, там синтезатор на основе ФАПЧ, чип ADF4106. Но неизвестна ни полоса PLL, ни частота сравнения. Рисковать не буду.

У меня на AD9510 тинька крохотная стояла.

Я микроконтроллеры так и не научился программировать. Вот так и мучаюсь - все ПЛИС делаю

[VCO]

Вообще, там синтезатор на основе ФАПЧ, чип ADF4106. Но неизвестна ни полоса PLL, ни частота сравнения. Рисковать не буду.

Не думаю, что там полоса больше 1 МГц, скорее даже на порядок меньше. Но в общем - да, кашу маслом не испортишь...

[rloc]

http://electronix.ru/forum/index.php?showt...st&p=993484

[soldat_shveyk]

Спасибо, rloc!
То, что надо!

[Шаманъ]

Олегу. Дык AD4002 на муксауте в режиме делителя разве не иголки дает? Потом фильтровать надоть. Кучу гармошек.

Если нужен синус, то и меандр после деления фильтровать придется. Но если нужен меандр, то можно делитель на два поставить (rloc меня опередил ). И главное, ТС не указал требуемую форму сигнала .

P.S. А может если это опора синтезатора, то проще перевести синтезатор на опору 100МГц?

[soldat_shveyk]

А может если это опора синтезатора, то проще перевести синтезатор на опору 100МГц?

Синтезатор покупной, переделать его нельзя.

[ledum]

http://electronix.ru/forum/index.php?showt...st&p=993484

Интересно было бы таки увидеть спектр 100Мгц.
Вы хотите сказать, что шумы Зилинкса минус 160 на 10кГц - ведь улучшение всего-навсего на 6дБ на триггере? Или-таки стоит еще один триггер, защелкивающий результат деления на 5, но чистым клоком 100МГц, миновавшем ПЛИСину? Или поделили внутри на 10, но результат по D защелкнули 74AUP1G80GW чистыми 100МГц на С?

Сообщение отредактировал ledum - Jun 25 2015, 10:12

[rloc]

Интересно было бы таки увидеть спектр 100Мгц.

5 сообщений ниже.

Вы хотите сказать, что шумы Зилинкса минус 160 на 10кГц - ведь улучшение всего-навсего на 6дБ на триггере? Или-таки стоит еще один триггер, защелкивающий результат деления на 5, но чистым клоком 100МГц, миновавшем ПЛИСину? Или поделили внутри на 10, но результат по D защелкнули 74AUP1G80GW чистыми 100МГц на С?

Если с CPLD снимать, то на том же графике светлым цветом - тоже после деления на 5, т.е. ничего хорошего. А если стробировать LL-триггером с чистым 100 МГц на входе C, то получается красиво - под -175 дБн/Гц за вычетом ФМ станций, влезших на 100 МГц.

[ledum]

5 сообщений ниже.

А., я не о шумах - там и +-10МГц не совсем понятно влезло ли, а о спектре +-20МГц вокруг 100МГц и выше до 200МГц с подключенной приблудой делителя. Но если только ЧМ-ки, то терпимо - у нас это около минус 80дбн на 100МГц, если никаких мер не предпринимать. Но у АС74 триггеров обратный пролаз бешенный - сам не ожидал. Интересно у всех ли фирм.

[rloc]

Пролаз не смотрел, должен быть ниже, у LL емкости меньше. Но развязки надо делать, согласен.

[VCO]

О какая штука ещё есть!
Н193ПЦ3.pdf
(Копипастить в строку ic-info.ru/upload/iblock/af5/Н193ПЦ3.pdf)
Военная ЭСЛ в крутом корпусе.
Измериловка, но шумы не указаны.

Прикрепленные файлы

 _193__3.pdf ( 1.87 мегабайт ) Кол-во скачиваний: 38

 

[bakhmat]

Можно ещё здесь глянуть
http://www.wenzel.com/wp-content/uploads/dividers.pdf

[Шаманъ]

Если с CPLD снимать, то на том же графике светлым цветом - тоже после деления на 5, т.е. ничего хорошего.

А как был реализован делитель в CPLD и были ли попытки сравнить шумы разных вариантов реализации делителя на 5?

[rloc]

А как был реализован делитель в CPLD

На vhdl.

были ли попытки сравнить шумы разных вариантов реализации делителя на 5?

Что сравнить? vhdl с verilog?

[blackfin]

Что сравнить? vhdl с verilog?

CPLD c AD5508 или с AD5513.

[rloc]

CPLD выступает в качестве вспомогательного инструмента, не стал бы ее упоминать, сбивает с толку. Шумы в моем примере определяет низковольтная логика, поэтому и акцент нужно делать именно на ней. В диапазоне входных частот до 400 МГц, равных ей по шумам ничего нет, ни AD5513, ни AD5508, ни каких-либо других. Выше по частотам выбор намного меньше, но использовать готовые "раздатчики" нужно очень внимательно, в своих задачах предпочитаю ставить RF-усилители, без деления частоты, с пассивным делением мощности - так надежней и спокойней.

[Шаманъ]

Что сравнить? vhdl с verilog?

Может я глупость скажу, сорри, с ПЛИСами имел дело только через "схематический ввод" или как-там его, ну Вы поняли.

Так вот я могу нарисовать делитель двоичным счетчиком, могу нарисовать счетчиком Джонсона будет ли разный ФШ у таких реализаций? Меня интересовало были ли попытки посмотреть?

Сообщение отредактировал Шаманъ - Jun 25 2015, 16:38

[rloc]

Так вот я могу нарисовать делитель двоичным счетчиком, могу нарисовать счетчиком Джонсона будет ли разный ФШ у таких реализаций? Меня интересовало были ли попытки посмотреть?

Ответил выше. Не будет зависеть от структуры, и проверять, понятное дело, смысла нет.

[Шаманъ]

Ответил выше. Не будет зависеть от структуры, и проверять, понятное дело, смысла нет.

С дополнительным триггером понятно, что не будет, я же интересовался будет ли влияние на шумы делителя в CPLD (без триггера).

[rloc]

С дополнительным триггером понятно, что не будет, я же интересовался будет ли влияние на шумы делителя в CPLD (без триггера).

В CPLD сильно не разгуляешься, структура фиксирована, шумы будут определяться выходным триггером. Поищите статью Enrico Rubiola, он объединял несколько выходов в разных комбинациях. Итоги не утешительные.

The Λ divider - Rubiola, Enrico
Phase Noise and Jitter in Digital Electronic Components

[VCO]

В конце-концов, если очень неймётся реализовать делитель на 5 на логике, то почему бы это не сделать на Тиньках по классической схеме на триггерах?

[soldat_shveyk]

Неймется сохранить качество опоры по шумам.
Наверное, так и буду делать - счетчик на 5 и 2 и синхронизация получившегося меандра отдельным триггером.

[Шаманъ]

rloc, спасибо большое! Очень интересная информация!

В конце-концов, если очень неймётся реализовать делитель на 5 на логике, то почему бы это не сделать на Тиньках по классической схеме на триггерах?

А зачем на пять - сделать тогда сразу на 10 - взять 5ть тинек (D триггеров) и включить счетчиком Джонсона. Получится делитель на 10 и меандр на выходе.

Вот так:


Сообщение отредактировал Шаманъ - Jun 26 2015, 05:06

[ledum]

А зачем на пять - сделать тогда сразу на 10 - взять 5ть тинек (D триггеров) и включить счетчиком Джонсона. Получится делитель на 10 и меандр на выходе.

Так, по-простому, делать нельзя ибо см. текст ниже Рис.12-16
- надо общий сброс на все триггеры через вентиль с RC цепочкой или схему исключения запрещенных состояний (смотрим ту же CD4018 - там 2 дополнительных логических элемента, исключающие перекосы триггеров) при включении. Слишком высокая входная частота, чтобы повесить просто RC цепочку на вход сета или ресета - триггеры могут сброситься при включении с задержкой в такт и более относительно друг друга. Растет площадь на плате. В ПЛИСине глобальный или локальный сброс делает вероятность таких состояний никакой. Поэтому обычно не заморачиваются.

Сообщение отредактировал ledum - Jun 26 2015, 06:07

Эскизы прикрепленных изображений

 

[VCO]

Растет площадь на плате. В ПЛИСине глобальный или локальный сброс делает вероятность таких состояний никакой. Поэтому обычно не заморачиваются.

Плисина сама места много занимает, если не в BGA-корпусе. Если учесть, что BGA - то ещё добро, которое не выносит серьёзных вибраций и перегревов после заморозки, то подойдёт только одна плисина в корпусе QFN от Lattice LCMXO2-256HC. Ей ещё надо разъём для программирования вывести, размером побольше неё раза в 2-3. А учитывая то, что бОльшая часть наших ПЛИСоводов зомбированы Xilinxами и Alteraми, то ничего выгодного по площади в таком варианте не намечается.

Исключение только в том случае, когда ПЛИС в любом случае стоит на плате. Как я понимаю, это и есть случай топикстартера. Но тогда возникает опасность, что эта самая ПЛИС сама безнадёжно загадит опору. Круг замыкается.

Так чем решение делитель на 5 (интегральный) + триггер не устраивает по площади?

[Шаманъ]

триггеры могут сброситься при включении с задержкой в такт и более относительно друг друга.

Да, на счет этого я не подумал. Когда-то на К500ИР141 такую штуку делал работала на 150 с чем-то МГц, но это регистр и со сбросом, понятно, там было все в порядке... А в tiny logic регистров нет .

Кстати в делителе на 5 "запрещенные" комбинации исправляются сами Так что можно и на tiny logic собрать - три D триггера и элемент ИЛИ-НЕ, и сбрасывать не нужно.

Сообщение отредактировал Шаманъ - Jun 26 2015, 07:41

[rloc]

Плисина сама места много занимает, если не в BGA-корпусе. Если учесть, что BGA - то ещё добро, которое не выносит серьёзных вибраций и перегревов после заморозки, то подойдёт только одна плисина в корпусе QFN от Lattice LCMXO2-256HC. Ей ещё надо разъём для программирования вывести, размером побольше неё раза в 2-3. А учитывая то, что бОльшая часть наших ПЛИСоводов зомбированы Xilinxами и Alteraми, то ничего выгодного по площади в таком варианте не намечается.
Исключение только в том случае, когда ПЛИС в любом случае стоит на плате. Как я понимаю, это и есть случай топикстартера. Но тогда возникает опасность, что эта самая ПЛИС сама безнадёжно загадит опору. Круг замыкается.

Стоп-стоп, кто много места занимает? Считаем: ксайлинкс qfn32 5x5 mm2 + резистивные делители вместо LDO + тинька 2x2 мм2 + четыре точки на плате под пружинный разъем для программирования 5x5 мм2 . Много? Признаюсь, мне больше BGA нравятся, надежней они, под QFN часто монтажники пасты перебарщивают (термальный пад), дело даже не в трафарете, микросхема поднимается и теряется контакт под ногами.

[soldat_shveyk]

Мне, как зомбированному Альтерой плисоводу, приглянулась вот такая CPLD : 5M40ZE64C4N.
Это QFP-64 корпус с 40 триггерами внутри размером 9x9 мм.

[VCO]

Стоп-стоп, кто много места занимает? Считаем: ксайлинкс qfn32 5x5 mm2 + резистивные делители вместо LDO + тинька 2x2 мм2 + четыре точки на плате под пружинный разъем для программирования 5x5 мм2 . Много?

А что, у Xilinx появился QFN32? Пока нету времени искать, прошу подсказать наименование такой ПЛИС.
Мне даже пришлось перезомбироваться с Xilinx на Lattice из-за отсутствия QFN-корпусов у первых.

Признаюсь, мне больше BGA нравятся, надежней они, под QFN часто монтажники пасты перебарщивают (термальный пад), дело даже не в трафарете, микросхема поднимается и теряется контакт под ногами.

У нас ситуация с точностью до наоборот: так как заказы штучные - паяем женскими ручками, BGA под запретом, в т.ч. по условиям эксплуатации. QFN - самые применимые корпуса, учитывая зомбирование ADI и Hittite. При ручном монтаже QFN никаких подобных проблем не возникает в принципе.

[rloc]

А что, у Xilinx появился QFN32?

Пара младших кристаллов из серии кулраннер-2.

[VCO]

Пара младших кристаллов из серии кулраннер-2.

Ха, как это я их пропустил? Подозреваю, что они в этом семействе не сразу появились, а "по многочисленным просьбам трудящихся".
Впрочем, не приходится жалеть, у аналогичных MXO2 ёмкость вроде как побольше будет, чем у вторых Кулраннеров, если не ошибаюсь.

[rloc]

Случайно попалась на глаза схема малошумящего делителя от Linear, для целей тактирования АЦП, с входной частотой до 1.5 ГГц. Также используют тиньку для стробирования. Подтверждаю тот факт, что на вход клока тиньки и аналогичных микросхем (других семейств это тоже касается, старых TTL в том числе) можно подавать частоту, многократно превышающую частоту переключения, при условии, что частоты по входу D и выходу Q не превышают спецификации, для семейства ULP-A - где-то на уровне 450-550 MHz при питании 3.3 В.

Clock Divider/Sine Wave 50 Ohm to CMOS Level Converter

[Шаманъ]

Раз уж здесь о делителях, то позволю воспользоваться темой для тематического вопроса

Вопрос об использовании ADF4106 в качестве ДПКД (интересует Кд=24..119, Fin = 1.55..1.7ГГц).

Можно ли оценить худший вариант (в плане шума ДПКД) используя данные по Normalized Phase Noise Floor для всей м/с? Поясняю на примере - для ADF4106 этот параметр -219дБн/Гц. Используя формулы из датащита можно ожидать суммарного шума ФД+ДПКД+делитель опоры на интересующей меня частоте 60МГц в -219дБн/Гц+10log(60000000) = -141дБн/Гц, т.е. ДПКПД по отдельности, как я понимаю, не должен шуметь более этой цифры? Может у кого-нить есть практические данные по такому применению подобных м/с синтезаторов?

Подтверждаю тот факт, что на вход клока тиньки и аналогичных микросхем (других семейств это тоже касается, старых TTL в том числе) можно подавать частоту, многократно превышающую частоту переключения, при условии, что частоты по входу D и выходу Q не превышают спецификации

Т.е. делитель на два на 74АС74 подключенный на выход ДПКД на ADF4106 (см. выше) должен нормально запускаться? Вопрос возник, т.к. при таком использовании ADF4106 на выходе MUXOUT будут короткие импульсы длительностью 1/2 * 8/Fin (у нее ДПКД с прескалером на 8/9). В самом плохом случае у меня будет ширина импульса 2.3нс (с частотой 12..70МГц) . И не нахватаю ли я здесь шума?

Спасибо!

[Dr.Drew]

Если берете сигнал MUX, то выходной буфер все загадит. Ну, получите где-то 140 дБ по шумам. И еще, делитель работает, как прореживатель импульсов. Так что на выходе будут уж очень короткие импульсы с соответствующей энергетикой. Старые АДФ не имели фичи, а новые имеют - дополнительное деление частоты пополам триггером для получения меандра.

[Шаманъ]

Спасибо за ответ!

Если берете сигнал MUX, то выходной буфер все загадит. Ну, получите где-то 140 дБ по шумам.

Если это будет пол, то как-то многовато шума... Эх, а казалось решение так близко.

И еще, делитель работает, как прореживатель импульсов. Так что на выходе будут уж очень короткие импульсы с соответствующей энергетикой. Старые АДФ не имели фичи, а новые имеют - дополнительное деление частоты пополам триггером для получения меандра.

Да, я в курсе (там чуть более 2нс будет).

Как-то сразу не глянул в datasheet, оказывается выход MUX очень дохлый (100мкА ток), как оно вообще работать может с 2нс импульсами?..

Сваять тестовую плату и померять что ли?