|
Разработка видео платы, FPGA или Видео процессор? |
|
|
|
Nov 16 2004, 06:04
|

Местный
  
Группа: Свой
Сообщений: 267
Регистрация: 11-11-04
Из: Одесса
Пользователь №: 1 103

|
Ребята если кто занимался проблемой отображения видео то помогите опредилится с несколькими вопросами: 1 Где взять информацию по обработке кадров 2 Какие частоты использует монитор 3 Умеет ли PLL делить частоту на дробное число По ходу развития я буду здесь дополнять вопросы А накопившейся информацией готов поделится со всеми желающими К данному сообщению буду прекреплять zip файл.  И если кто знает где найти информацию по существующим видео процессорам -- функциональность, datasheet, структуры и др. Заранее благодарен с уважением Сергей Приступим к обсуждению
|
|
|
|
|
 |
Ответов
(1 - 52)
|
Nov 16 2004, 08:35
|
Участник

Группа: Свой
Сообщений: 51
Регистрация: 22-06-04
Из: Riga,Latvia
Пользователь №: 104

|
Вот информация по VGA таймингам и формам сигналов. А PLL на дробное число насколько знаю делить не может, это подсилу синтезаторам частот - в ксайлинксе FSM называются.
Прикрепленные файлы
docs.rar ( 38.23 килобайт )
Кол-во скачиваний: 152
|
|
|
|
|
Nov 16 2004, 08:48
|
Участник

Группа: Свой
Сообщений: 36
Регистрация: 11-10-04
Из: Тегусипальпа
Пользователь №: 846

|
А что в результате должно получиться?
|
|
|
|
|
Nov 16 2004, 08:58
|
Участник

Группа: Свой
Сообщений: 51
Регистрация: 22-06-04
Из: Riga,Latvia
Пользователь №: 104

|
Синтезаторы в АЛТЕРАХ есть - в некоторых сериях : в APEX 20KE были точно, и в новых CYCLONE II, посмотри документацию на их сайте.
|
|
|
|
|
Nov 16 2004, 08:59
|
Участник

Группа: Свой
Сообщений: 51
Регистрация: 22-06-04
Из: Riga,Latvia
Пользователь №: 104

|
А есть ли смысл это делать самим???
|
|
|
|
|
Nov 16 2004, 09:24
|
Участник

Группа: Свой
Сообщений: 51
Регистрация: 22-06-04
Из: Riga,Latvia
Пользователь №: 104

|
Можно взять видеокарту PC104 например PCM - 3521.
|
|
|
|
|
Nov 16 2004, 10:26
|
Участник

Группа: Свой
Сообщений: 36
Регистрация: 11-10-04
Из: Тегусипальпа
Пользователь №: 846

|
Цитата(Serega Doc @ Nov 16 2004, 12:31 PM) мне необходим 16 бит цвета и разрешение 1024x768 с частотой как повезет 60 - 85 Hz Я бы сделал маленькую платку с AGP слотом и FPGA по жирнее на которой бы реализовал эмуляцию шины AGP. И можно было бы пользовать видеокарты хоть самые современные... Другое дело как быть с управлением видеокартой по AGP,но имхо это будет по проще чем реализовывать видеопроцессор. ИМХО конечно. :D И делать на коленке видеокарту это - радиолюбительство какое-то... Не серьезно как-то...
|
|
|
|
|
Nov 18 2004, 10:58
|
Участник

Группа: Новичок
Сообщений: 23
Регистрация: 18-11-04
Из: Чернигов, Украина
Пользователь №: 1 167

|
Разрабатывался подобный проект на virtex II Pro были фиксированные разрешения 1024x1280@60Hz 800x600@72Hz - два слоя (один с альфа-каналом) могу ответить на конкретные вопросы
--------------------
WBR KNK
|
|
|
|
|
Nov 18 2004, 12:13
|
Участник

Группа: Новичок
Сообщений: 23
Регистрация: 18-11-04
Из: Чернигов, Украина
Пользователь №: 1 167

|
Проект занял приблизительно 80% от XC2VP4 (кроме видика там была еще обвязка встроенного процессора и интерфейсы) - проект демонстрационный для более серьезного советую брать чип побольше. В первом слое было 12 бит на цвет и 4 бита на альфу. Во втором индексированный цвет - палитра 256 цветов 24-х разрядных
--------------------
WBR KNK
|
|
|
|
|
Nov 18 2004, 13:36
|
Участник

Группа: Новичок
Сообщений: 23
Регистрация: 18-11-04
Из: Чернигов, Украина
Пользователь №: 1 167

|
процессор формировал картинку в памяти для видео стояла ZBT-SRAM @ 100MHz
--------------------
WBR KNK
|
|
|
|
|
Nov 22 2004, 08:06
|
Участник

Группа: Свой
Сообщений: 36
Регистрация: 11-10-04
Из: Тегусипальпа
Пользователь №: 846

|
Цитата(Hilter @ Nov 18 2004, 03:13 PM) Проект занял приблизительно 80% от XC2VP4 (кроме видика там была еще обвязка встроенного процессора и интерфейсы) - проект демонстрационный для более серьезного советую брать чип побольше. В первом слое было 12 бит на цвет и 4 бита на альфу. Во втором индексированный цвет - палитра 256 цветов 24-х разрядных Я представляю себе стоимость этого изделия...
|
|
|
|
|
Nov 23 2004, 07:46
|

Местный
  
Группа: Свой
Сообщений: 267
Регистрация: 11-11-04
Из: Одесса
Пользователь №: 1 103

|
Ребята кто работал с SDRAM памятью У меня K4S641632 от Samsunga. Подскажите как работать с обновлением памяти. Кто нибудь знает ссылочки по SDRAM памяти на русском. 1 Нужно ли выполнять обновление памяти после чтения или от последнего чения нужно ждать 64мс? 2 В разница между предустановкой и обновлением? 3 Как долго выполняется цикл предустанвки всех банков (ALL BANKS PRECHARGE) и авто обновления (AUTO REFRESH)? С уважением Сергей  Если кому интересно http://www.dsioffe.narod.ru/mysdram/MyMicronSDRAM.htmили http://telesys.ru/wwwboards/fpga/187/messages/54640.shtmlдля всех SDRAM микросхем
|
|
|
|
|
Dec 1 2004, 10:54
|
Участник

Группа: Новичок
Сообщений: 23
Регистрация: 18-11-04
Из: Чернигов, Украина
Пользователь №: 1 167

|
извиняюсь за отсутствие (в стране нестабильно) постораюсь ответить на вопросы - данные поступали по шине от другого процессора на котором Linux и Ethernet - я до ночала разработки долго искал примеры реализации находил только крайне примитивные (формировали импульсы синхронизации и карнинку в низком разрешении) при реализации подобных устройств главное - ПРАВИЛЬНЫЙ расчет пропускной способности памяти, соответственно выбор ее типа размера и разрядности
--------------------
WBR KNK
|
|
|
|
|
Dec 1 2004, 13:30
|
Участник

Группа: Новичок
Сообщений: 23
Регистрация: 18-11-04
Из: Чернигов, Украина
Пользователь №: 1 167

|
да плата и проект реализованы данная плата кроме видеопроцессора включала в себя центральный процессор и несколько интерфейсов - большинство узлов функционируют в том числе и видеопроцессор
--------------------
WBR KNK
|
|
|
|
|
Dec 1 2004, 14:07
|
Участник

Группа: Новичок
Сообщений: 23
Регистрация: 18-11-04
Из: Чернигов, Украина
Пользователь №: 1 167

|
ZBT - Zero Bus Turnaround - память фирмы IDT главная особенноть - в двух соседних тактах могут быть произвольные операции память работает на 100 MHz видео 1280@1024@60Hz соответственно pixel_clk 108 MHz SDRAM использовали при помощи стандартной корки из Xilinx EDK на реализацию SDRAM корок в инете полно документации и есть примеры
--------------------
WBR KNK
|
|
|
|
|
Dec 1 2004, 15:48
|
Just me
 
Группа: Свой
Сообщений: 121
Регистрация: 23-11-04
Пользователь №: 1 201

|
Цитата TIMING Времена VGA всегда можно просто померить осциллографом.  Цитата PLL Проект можно сделать и без PLL. Цитата Существуют ли какие нибудь особенности построения видео страниц Не совсем понимаю, о чём вы. Но вот некоторые мысли. Хорошо если вы будете считывать данные из памяти блоками. Т.е. не на каждые 8 пикселов делаете BURST считывание 8 записей во внутреннее FIFO PLD. Полезно иметь два или три буфера кадра, и использовать их по очереди. Один на экране другой заполняется процессором. Если два соседних пиксела по горизонтали разнесены в памяти на один. Тогда по вертикали они должны быть разнесены на степень двух. Тогда процессору не имеющему умножение будет легче вычислять адрес пиксела. Можно испоьзовать специальную видео память, правда она дороже. Тогда вы сможете доступатся к памяти со стороны процессора в тоже самое время когда видеоконтроллер выбырает видеоданные из другого (независимого) порта. Видеопамять также иногда имеет механизмы акселерации рисования графики. А именно битпланы. Кстати вы должны определиться с тем какие задачи будут выполняться на этой граф карте. Если игры и процессор не быстрый то возможно лучше организовать её как битпланы. Если графика векторная то в некоторых случаях тоже. Но если процессор быстр то проще и быстрее не иметь быитпланов. Опять таки видео память иногда сочетает в себе и то и другое. Цитата Ести активна (производится непрерывное чтение) видео страница (используются все 4 банка) и несколько неактивных видео страниц (требуют обновления). Просто для процессора и видеопроцессора память адресуется как 0,1,2,3,4,5,6,7,8,9,10,11 и т д А для самой памяти порядок другой такой. Например память имеет 8 столбцов RAS и 8 строк CAS. Адреса процессора и видеопрацессора подключаются к памяти в таком порядке: CAS[7:0] = (A[15:11], A[2:0]) RAS[7:0] = A[10:3] Улавливаете мысль? А можно регинирировать видеопамять «за кадром» и использовать для этого режим скрытой регенерации. У меня есть контроллер SDRAM но он очень специфичный я не думаю что вам это упростит жизнь. Кстати я использовала память Samsung. Правда деталей я уже не помню, давно это было. Ни один готовый проект использовать не получится, они все сложные и дорогие. Тоскую по временам когда были такие как VDP9938, 58, и т д. Есть ещё такой совет, не лучше ли вам использовать SOC. Например CrystalSemiconductor или любой другой с ARM внутри. Это стоит около 30$ Вам не удасться сделать это дешевле на PLD. Поищите в Интернете также микросхемы BoxOnTV.
|
|
|
|
|
Dec 2 2004, 07:38
|

Местный
  
Группа: Свой
Сообщений: 267
Регистрация: 11-11-04
Из: Одесса
Пользователь №: 1 103

|
[Т.е. не на каждые 8 пикселов делаете BURST считывание 8 записей во внутреннее FIFO PLD] Я собираясь читать память строками и хранить в видео буфере. А по поводу внутреннего авто обновления. Я это понял. У меня слишком загружена шина данных на SDRAM, поэтому мне дорог каждый такт. И что бы сэкономить такты регенерации (при чтении и записи регенерация происходит автоматически) мне необходимо вручную обновлять строки. Есть ли такая возможность. И насколько я помню RAS и BA задаются вместе и при преходе по столбцам так же можно переходить в другой банк, т. е. CAS и BA так же активны вместе. Или я что то не так понял. Можете ли скинуть на мыло ваш SDRAM контроллер или положить здесь на форуме. С уважением СЕРГЕЙ
|
|
|
|
|
Dec 2 2004, 07:58
|
Just me
 
Группа: Свой
Сообщений: 121
Регистрация: 23-11-04
Пользователь №: 1 201

|
Цитата Я собираясь читать память строками и хранить в видео буфере. Скачивать всю строку? Не допуская доступа со стороны процессора? Так тоже делают. Помоему у какихто макинтошей был подобный подход. Цитата А по поводу внутреннего авто обновления. Я это понял. У меня слишком загружена шина данных на SDRAM, поэтому мне дорог каждый такт. И что бы сэкономить такты регенерации (при чтении и записи регенерация происходит автоматически) мне необходимо вручную обновлять строки. Есть ли такая возможность. Но ведь не возможно загрузить карту со стороны процессора на 100%. Поэтому в свободные окна времени просто выполнять скрытую регенерацию. Также с видеоконтроллером. Скачали строку в буфер, до конца строки есть время, можно вставить несколько циклов скрытой регенерации. Цитата И насколько я помню RAS и BA задаются вместе и при преходе по столбцам так же можно переходить в другой банк, т. е. CAS и BA так же активны вместе. Или я что то не так понял. Вот это уже идут детали которых я почти не помню. Увы. Слишком много времени утекло. Цитата Можете ли скинуть на мыло ваш SDRAM контроллер или положить здесь на форуме. Да, нет проблем. Только вам это мало что даст. Там был такой проект музыкальный синтезатор на DSP56F826. Нужен был банк памяти под звуки 32MB. Доступ к памяти у DSP был очень быстрый поэтому он мог сам програмно устанавливать строки и столбцы а затем считывать или записывать данные. Помоему даже использовать страничную адресацию. Информация о проекте http://n64.icequake.net/mirror/pv-backup/sndsynt.htmВ атачменте исходник контроллера SDRAM на AHDL Давно это было. Так что простите
|
|
|
|
|
Dec 2 2004, 08:46
|

Местный
  
Группа: Свой
Сообщений: 267
Регистрация: 11-11-04
Из: Одесса
Пользователь №: 1 103

|
Я просмотрел ваши материалы. Выходит вы на ПЛИС формировали дешифратор команд, с с помощью процессора следили за временем и данными подаваемыми на DATA, ADR, BA. Я так в принципе и строю модель своего SDRAM контроллера. Только следить за командами будет сам кристал. Огромное спасибо за консультации. С уважением Сергей.
|
|
|
|
|
Dec 2 2004, 08:58
|
Just me
 
Группа: Свой
Сообщений: 121
Регистрация: 23-11-04
Пользователь №: 1 201

|
Цитата(Serega Doc @ Dec 2 2004, 11:46) Я просмотрел ваши материалы. Выходит вы на ПЛИС формировали дешифратор команд, с с помощью процессора следили за временем и данными подаваемыми на DATA, ADR, BA. Я так в принципе и строю модель своего SDRAM контроллера. Только следить за командами будет сам кристал. Огромное спасибо за консультации. С уважением Сергей.  Всегда пожалуйста. Буду рда если это вам поможет.
|
|
|
|
|
Dec 24 2004, 22:23
|
Местный
  
Группа: Свой
Сообщений: 420
Регистрация: 22-12-04
Пользователь №: 1 608

|
Цитата(Serega Doc @ Dec 20 2004, 23:48) Ребята не подскажите как лучше всего организовать в 16 битной SDRAM памяти организовать хранение 24 битных изображений. Спасибо! С наступающим пятым годом!!  Приходит в голову BRAM Xilinx. Двухпортовая. Один порт делается 16 бит, а другой - 24. И организовать FIFO. При таком подходе несложно арбитрировать запись в видеопамять.
|
|
|
|
|
  |
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|