| |
|
 |
Ответов
(1 - 10)
|
|
 Feb 19 2018, 07:16
|
Участник
Группа: Участник
Сообщений: 30
Регистрация: 13-04-17
Из: Зеленоград
Пользователь №: 96 508
|
Цитата(gosh74 @ Feb 19 2018, 02:15)  Привет.
Подскажите, что получится при одновременной записи разных значений в двухпортовую память по одинаковому адресу?
Тактирование портов одним колоком. Правильным подходом было бы оставить этот вопрос в стороне, и сконцентрироваться на том, как такую ситуацию не допустить.
|
|
|
|
|
|
|
|
Feb 19 2018, 08:02
|
Профессионал
Группа: Свой
Сообщений: 1 214
Регистрация: 23-12-04
Пользователь №: 1 643
|
Приветствую! Цитата(gosh74 @ Feb 19 2018, 02:15) Привет.
Подскажите, что получится при одновременной записи разных значений в двухпортовую память по одинаковому адресу?
Тактирование портов одним колоком. Для точного ответа нужно читать доки на соответствующее семейство FPGA. Но чаще всего при таком раскладе результат операции write будет неопределен. Удачи! Rob.
|
|
|
|
|
|
|
|
Feb 19 2018, 11:43
|
Участник
Группа: Участник
Сообщений: 30
Регистрация: 13-04-17
Из: Зеленоград
Пользователь №: 96 508
|
Цитата(Maverick @ Feb 19 2018, 10:37) Разнести на один такт всегда можно... Я это и имею в виду. Если возможно обращение к одной ячейке одновременно с двух портов, то в проекте должна быть предусмотрена логика обеспечивающая предсказуемый результат.
|
|
|
|
|
|
|
|
Feb 19 2018, 11:49
|
Участник
Группа: Свой
Сообщений: 62
Регистрация: 22-09-06
Из: Новосибирск
Пользователь №: 20 585
|
Спасибо всем откликнувшимся за советы. Буду разносить на такт.
А если по одному порту запись по другому чтение и тактовый сигнал на оба порта один, то коллизий не должно возникать?
|
|
|
|
|
|
|
|
Feb 19 2018, 12:03
|
Профессионал
Группа: Свой
Сообщений: 1 214
Регистрация: 23-12-04
Пользователь №: 1 643
|
Приветствую! Цитата(gosh74 @ Feb 19 2018, 14:49) Спасибо всем откликнувшимся за советы. Буду разносить на такт.
А если по одному порту запись по другому чтение и тактовый сигнал на оба порта один, то коллизий не должно возникать? Для точного ответа нужно читать доки на соответствующее семейство FPGA. Но чаще всего возможны варианты на чтение : READ_FIRST (OLD_DATA), WRITE_FIRST(NEW_DATA), NO_CHANGE, и другие в зависимости от FPGA. Удачи! Rob.
|
|
|
|
|
|
|
|
Feb 19 2018, 14:10
|
Местный
Группа: Участник
Сообщений: 294
Регистрация: 25-09-13
Из: Н.Новгород
Пользователь №: 78 485
|
Цитата(gosh74 @ Feb 19 2018, 02:15) Привет.
Подскажите, что получится при одновременной записи разных значений в двухпортовую память по одинаковому адресу?
Тактирование портов одним колоком. У Циклона 1 и 4 Альтеры (с другими не работал) стоит приоритет по какому-то порту, если не изменяет память, по порту В.
Сообщение отредактировал Jackov - Feb 19 2018, 14:10
|
|
|
|
|
|
|
|
Feb 19 2018, 15:36
|
Участник
Группа: Свой
Сообщений: 62
Регистрация: 22-09-06
Из: Новосибирск
Пользователь №: 20 585
|
Цитата(Jackov @ Feb 19 2018, 18:10) У Циклона 1 и 4 Альтеры (с другими не работал) стоит приоритет по какому-то порту, если не изменяет память, по порту В. А действительно, зачем в этом случае с обоих портов писать.
|
|
|
|
|
|
|
 |
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|
Одновременная запись в двухпортовую память
