USB-to-JTAG шнурок для XILINX, высказываем идеи, предложения... Опции

[Doka]

Собственно тема:
В Spartan-3E Starter Kit (HW-SPAR3E-SK-US) реализован JTAG на известном чипе CY7C68013A-100AXC. Прошивка чипа грузится динамически драйвером, при распознании VID & PID, одключеного к USB устройства (VID & PID прописаны в 24LC00-I/ST (Serial EEPROM, 128Bit) также находящуюся на плате).
тут вопросов по технике клонирования нет.
но вот сам FX2 дальше подключается к XC2C256-6VQ100C :(
и тут уже очередь спрошных предположений: возможно, там просто собран конвертор parallel-to-serial собственно для JTAG'a , а возможно встроена какая-л. защита чтобы ПО периодически дергало CPLD, а она свою хитрую сигнатуру генерила и отсылала для проверки - а родной ли девайс подключен к порту?
.
за второе предположение говорит тот факт что для "просто конвертора" необязательно было ставить такой "жирный" кристалл (тем более на бюджетный КИТ)
за первое: уж очень они охраняют эту схемку - в последней версии документации вычистили всё: и черный квадрат малевича на месте USB-to-JTAG в гербер-файлах нарисовали, и ВОМ подправили. - чего было так опасатся, если бы CPLD так защищала интеллектуальную собственность?!?
да и сама разводка USB-to-JTAG на плате сделана так , чтобы затруднить копирование - большинство сигнальных цепей от FX2 k CPLD загнали во внутренние слоя.
.
восстановить схему - вопрос свободного времени и усидчивости
а вот как решать вопрос с прошивкой CPLD хотелось бы услышать Ваше мнение.


_____________
upd: зачем всё это нужно?!
1) интерфейс USB - no comments.
2) поддержка родными САПР
3) самое вкусное: поддержка аппаратной со-симуляции (USB 2.0 рулит!) -  s3ekit_jtag_cosim.pdf ( 230.81 килобайт ) Кол-во скачиваний: 3027


Сообщение отредактировал Doka - Aug 3 2006, 10:03

[-Al-]

но вот сам FX2 дальше подключается к XC2C256-6VQ100C
и тут уже очередь спрошных предположений: возможно, там просто собран конвертор parallel-to-serial собственно для JTAG'a , а возможно встроена какая-л. защита чтобы ПО периодически дергало CPLD, а она свою хитрую сигнатуру генерила и отсылала для проверки - а родной ли девайс подключен к порту?

Ну это можно проверить, хотябы поковыряв прошивку FX2...

По поводу прошивки CPLD - действительно можно только догадываться, т.к. выдрать ее не получится...

[Dainis]

Ну это можно проверить, хотябы поковыряв прошивку FX2...

По поводу прошивки CPLD - действительно можно только догадываться, т.к. выдрать ее не получится...

А надо посматреть, нет ли случаино прошивки CPLD в драйвере JTAG ... ???

[-Al-]

Ну это можно проверить, хотябы поковыряв прошивку FX2...

По поводу прошивки CPLD - действительно можно только догадываться, т.к. выдрать ее не получится...

А надо посматреть, нет ли случаино прошивки CPLD в драйвере JTAG ... ???

А вот это точно врядли....

[Doka]

А надо посматреть, нет ли случаино прошивки CPLD в драйвере JTAG ... ???

А вот это точно врядли....

ну отчего же?
аргументы:
1) на фомуре как-то давно такая тема была: сняли прошивку CPLD через USB-сниффер - вполне возможно что производитель и тут предусмотрел возможность апдейта прошивки CPLD .
2) не думаю, что в XILINX работают мегапараноики - если начинка прошивки обеспечивает достаточную степень защиты , то нафига другие меры?!?!
.
есть еще такой вариант: попробовать пропатчить драйвер - тогда CPLD можно нафиг выкинуть
есть тут специалисты подобного профиля?!
драйвер, судя по мануала на КИТ входит в стандартную поставку ISE (WebPack):

Код

Programming via iMPACT
After successfully compiling an FPGA design using the Xilinx development software, the design can be downloaded using the iMPACT programming software and the USB cable. To begin programming, connect the USB cable to the starter kit board and apply power to the board.

[antti]

Собственно тема:
В Spartan-3E Starter Kit (HW-SPAR3E-SK-US) реализован JTAG на известном чипе CY7C68013A-100AXC. Прошивка чипа грузится динамически драйвером, при распознании VID & PID, одключеного к USB устройства (VID & PID прописаны в 24LC00-I/ST (Serial EEPROM, 128Bit) также находящуюся на плате).
тут вопросов по технике клонирования нет.
но вот сам FX2 дальше подключается к XC2C256-6VQ100C
и тут уже очередь спрошных предположений: возможно, там просто собран конвертор parallel-to-serial собственно для JTAG'a , а возможно встроена какая-л. защита чтобы ПО периодически дергало CPLD, а она свою хитрую сигнатуру генерила и отсылала для проверки - а родной ли девайс подключен к порту?
.
за второе предположение говорит тот факт что для "просто конвертора" необязательно было ставить такой "жирный" кристалл (тем более на бюджетный КИТ)
за первое: уж очень они охраняют эту схемку - в последней версии документации вычистили всё: и черный квадрат малевича на месте USB-to-JTAG в гербер-файлах нарисовали, и ВОМ подправили. - чего было так опасатся, если бы CPLD так защищала интеллектуальную собственность?!?
да и сама разводка USB-to-JTAG на плате сделана так , чтобы затруднить копирование - большинство сигнальных цепей от FX2 k CPLD загнали во внутренние слоя.
.
восстановить схему - вопрос свободного времени и усидчивости
а вот как решать вопрос с прошивкой CPLD хотелось бы услышать Ваше мнение.


_____________
upd: зачем всё это нужно?!
1) интерфейс USB - no comments.
2) поддержка родными САПР
3) самое вкусное: поддержка аппаратной со-симуляции (USB 2.0 рулит!) -  s3ekit_jtag_cosim.pdf ( 230.81 килобайт ) Кол-во скачиваний: 3027

http://inisyn.org/src/xup/

tam projekt dlja FX2 i CPLD !!


Antti

[Doka]

http://inisyn.org/src/xup/

tam projekt dlja FX2 i CPLD !!

Antti

за ссылку спасибо, но это не совсем то
там описано как элементы, предназначенные для Житага на КИТе использовать с линуховым программатором ПЛИС
соответственно у них свои исходники для FX2 и CPLD
это:

Код

-- prog.vhd -- xc2c256 cpld for usb jtag
--
-- copyright (c) 2006 inisyn research
-- license: LGPL2
--
-- revision history:
-- 2006-05-27 initial
--

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

entity prog is
    port(
        sys_tck : out std_logic;
        sys_tms : out std_logic;
        sys_tdi : out std_logic;
        sys_tdo : in std_logic;

        cy_tck  : in std_logic;
        cy_tms  : in std_logic;
        cy_tdi  : in std_logic;
        cy_tdo  : out std_logic
    );
end prog;

architecture syn of prog is
begin
    sys_tck <= cy_tck;
    sys_tms <= cy_tms;
    sys_tdi <= cy_tdi;
    cy_tdo <= sys_tdo;
end syn;

ну никак не тянет на описание IP от XILINX
да и сигнальных линий на самой плате между FX2 и CPLD реально гораздо больше разведено.
.
если не нужна привязка к родным САПР, то вообще можно референс-дизайн USBшной части AVNETовского КИТа повторить на своей плате - там вообще FX2 напрямую к JTAG и конфигурационной SPI подоткнута =)
есть схема, исходники прошивки FX2 и прога с исходниками под винды для загрузки плис по житаг и прграммированию SPI-flash.
ЗЫ: кому интересно - могу выложить инф.

[-Al-]

ну отчего же?
аргументы:
1) на фомуре как-то давно такая тема была: сняли прошивку CPLD через USB-сниффер - вполне возможно что производитель и тут предусмотрел возможность апдейта прошивки CPLD .

Ну если Xilinx действительно сотворил такую глупость, как апдейт прошивки CPLD по USB, то накой вообще тогда нужна эта CPLD?? тут уже и сам FX2 со всем бы справился....
PS схемы данного деваайса, как я понимаю, еще нет?

2) не думаю, что в XILINX работают мегапараноики - если начинка прошивки обеспечивает достаточную степень защиты , то нафига другие меры?!?!
.
есть еще такой вариант: попробовать пропатчить драйвер - тогда CPLD можно нафиг выкинуть
есть тут специалисты подобного профиля?!
драйвер, судя по мануала на КИТ входит в стандартную поставку ISE (WebPack):

Какие другие меры?? (мегапараноики, кстати, работают в Nokia....)

[Dainis]

Ну это можно проверить, хотябы поковыряв прошивку FX2...

По поводу прошивки CPLD - действительно можно только догадываться, т.к. выдрать ее не получится...

А надо посматреть, нет ли случаино прошивки CPLD в драйвере JTAG ... ???

А вот это точно врядли....

http://inisyn.org/src/xup/

# download xup's pre-built programmer CPLD image
# you only need to do this when installing/upgrading xup,
# or switching between iMPACT and xup

???

[-Al-]

http://inisyn.org/src/xup/

# download xup's pre-built programmer CPLD image
# you only need to do this when installing/upgrading xup,
# or switching between iMPACT and xup

???

Тогда в чем же проблема?? Получается, что бери и копируй схему и все....

[Doka]

Ну если Xilinx действительно сотворил такую глупость, как апдейт прошивки CPLD по USB, то накой вообще тогда нужна эта CPLD?? тут уже и сам FX2 со всем бы справился....

скорость.. конвертер parallel-to-serial на FX2 не особо шустрый получится - для прошивки это незаметно, а вот при юзании такой фичи, как аппаратная со-симуляция может сыграть большую роль.

PS схемы данного деваайса, как я понимаю, еще нет?

есть полный гербер и ВОМ. Прежде чем рисовать с него схему хотелось бы убедиться в целесообразности этого - т.е. решить вопрос с прошивкой CPLD
...впрочем, .. для желающих... вот файлы :
 S3E_Starter_gerbers.pdf ( 522.16 килобайт ) Кол-во скачиваний: 3512

 S3E_Starter_BOM.pdf ( 23.66 килобайт ) Кол-во скачиваний: 1051

Какие другие меры?? (мегапараноики, кстати, работают в Nokia....)

эти:

уж очень они охраняют эту схемку - в последней версии документации вычистили всё: и черный квадрат малевича на месте USB-to-JTAG в гербер-файлах нарисовали, и ВОМ подправили. - чего было так опасатся, если бы CPLD так защищала интеллектуальную собственность?!?
да и сама разводка USB-to-JTAG на плате сделана так , чтобы затруднить копирование - большинство сигнальных цепей от FX2 k CPLD загнали во внутренние слоя.

//======================================================//

http://inisyn.org/src/xup/

# download xup's pre-built programmer CPLD image
# you only need to do this when installing/upgrading xup,
# or switching between iMPACT and xup

???

вот-вот!!!
????? и как ентот switching на практике осуществить?
они дают одну прошивку - CPLD по сути просто транслирует сигнал сквозь себя..
неужели они всю proprietary-логику из CPLD в прошивку FX2 перенесли??

[-Al-]

уж очень они охраняют эту схемку - в последней версии документации вычистили всё: и черный квадрат малевича на месте USB-to-JTAG в гербер-файлах нарисовали, и ВОМ подправили. - чего было так опасатся, если бы CPLD так защищала интеллектуальную собственность?!?
да и сама разводка USB-to-JTAG на плате сделана так , чтобы затруднить копирование - большинство сигнальных цепей от FX2 k CPLD загнали во внутренние слоя.

Ну это даже сложно назвать 'мерами защиты'....

????? и как ентот switching на практике осуществить?
они дают одну прошивку - CPLD по сути просто транслирует сигнал сквозь себя..
неужели они всю proprietary-логику из CPLD в прошивку FX2 перенесли??

Ничего они не переносили, там написано, что это только Bit-bang JTAG и все...

Информация для размышления тут

Почему-то Xilinx охраняет именно протокол обмена с этим девайсом, а не сам девайс... Видимо, чтобы нельзя было использовать его в своих целях со своим ПО...

Сообщение отредактировал -Al- - Aug 4 2006, 07:55

[iosifk]

уж очень они охраняют эту схемку - в последней версии документации вычистили всё: и черный квадрат малевича на месте USB-to-JTAG в гербер-файлах нарисовали, и ВОМ подправили. - чего было так опасатся, если бы CPLD так защищала интеллектуальную собственность?!?
да и сама разводка USB-to-JTAG на плате сделана так , чтобы затруднить копирование - большинство сигнальных цепей от FX2 k CPLD загнали во внутренние слоя.

Ну это даже сложно назвать 'мерами защиты'....

????? и как ентот switching на практике осуществить?
они дают одну прошивку - CPLD по сути просто транслирует сигнал сквозь себя..
неужели они всю proprietary-логику из CPLD в прошивку FX2 перенесли??

Ничего они не переносили, там написано, что это только Bit-bang JTAG и все...

Информация для размышления тут

Почему-то Xilinx охраняет именно протокол обмена с этим девайсом, а не сам девайс...

Писал я этому парню, Laurent но у него пока ничего нет.
А что касается "охраняет", так они все это делают. (удерживаю себя, чтобы не написать "по-жизни").
Значит, задавал вопрос этот, когда приезжал семинар ADI:
"вот у клиента припаян BlackFin и он хочет делать Boundary Scan, причем деньги за железку он уже заплатил. Дайте описание, как добраться до пинов TMS, TCK, и тд. через Ваш драйвер к Вашей железке! " Ответ: "Нет, низачто!!! Эти деньги только нам за нашу железку, а хотите тестировать, заплатите другие деньги другому дяде!!!"
Тоже самое ответил NEC.
Это же и у Ксайлинкса.
Это же и у Альтеры.

По поводу CPLD у меня есть только правда догадки (не начем проверить сейчас), что они взяли кабель от LPT порта, в котором есть CPLD, это кажется кабель №4 и к нему сделали переходник USB - LPT.
Потому что чипы FTDI с их драйвером JTAG не могут передавать больше чем 128Кбайт, а это недостаточно для загрузки чипа FPGA, если бы они исправили драйвер, то об этом они бы кричали на каждом углу и передали бы этот драйвер в FTDI. А то, что сделал немец Раш, FTDI почему-то в дело не пускает. Поэтому, если бы делал я, то я бы взял дешевый FTDI и имитировал бы им LPT, а там как раз и есть 2 параллельных порта, один как адрес при работе KGN в режиме ЕРР, а другой как данные. И никаких хлопот с загрузкой. Да и еще это помогло бы в производительности, ткв кабель №4 LPT порт грузит не битами а байтами.

Но! как я сказал, мне это не начем проверить....
Если что узнаете, напишите мне.

[maksya]

но вот сам FX2 дальше подключается к XC2C256-6VQ100C
и тут уже очередь спрошных предположений: ...

Выскажу еще одно - возможно КлевыйБегун2 выполняет роль контроллера конфигурации (configuration controller). Нечто подобное встречается и Альтеровских досках. Вот например -

The designer must reconfigure the Stratix II device each time power is
applied to the Stratix II DSP development board. For designers who want
to power up the board and have a design immediately present in the
Stratix II device, the board has a nonvolatile configuration scheme. This
scheme consists of flash memory and a configuration controller (U10),
which is an Altera EPM7256 PLD.

EPM7256ETC144 тоже, кстати говоря, CPLD, 144 ноги.

Сообщение отредактировал maksya - Aug 4 2006, 08:26

[vladz]

Абсолютно точно могу сказать что в USB программаторе прошивка CPLD обнавляется. Когда купили новый шнурок от Xilinx и воткнули, Impact из ISE 7.1 ругнулся на старую версию CPLD, спросил разешения обновить и успешно ее перешил.

[BSV]

Действительно, есть такая фишка. Я хотел это тоже написать, но засомневался, поскольку точно не помнил что Impact обновлял - CPLD или Cypress. Значит, прошивка лежит или в теле драйвера или где-то еще. В любом случае ее оттуда при сильном желании можно отковырять.

[khach]

Действительно, есть такая фишка. Я хотел это тоже написать, но засомневался, поскольку точно не помнил что Impact обновлял - CPLD или Cypress. Значит, прошивка лежит или в теле драйвера или где-то еще. В любом случае ее оттуда при сильном желании можно отковырять.

Прошивка CPLD точно есть внутри драйверов, а Сypress вообще прогружается при каждом подключении девайса. На этом и сыграли "альтернативщики"- подсунули собственную версию фирмвари для Сypress в ответ на xilinxовский вид-пид, а CPLD перешили своей прошивкой- ретранслятором сигналов, т.к последующее втыкание под стандартные xilinxовские драйвера восстановит ее содержимое.
Кто-нибудь пытался отдизасмить драйвера от 8 версии? там есть ( кроме родных ЛПТ и ЮСБ шнурков) еще поддержка шнурка от какого-то производителя отладочных средств АРМ. Наверно в расчете на отладку софткоров. Причем анонсов этого дела найти неудалось.

[Doka]

... На этом и сыграли "альтернативщики"- подсунули собственную версию фирмвари для Сypress в ответ на xilinxовский вид-пид, а CPLD перешили своей прошивкой- ретранслятором сигналов, т.к последующее втыкание под стандартные xilinxовские драйвера восстановит ее содержимое.

если всё так , как вы написали, то нафига заморачиваться вообще?
даже прошивку не надо ниоткуда "вытягивать":
паяем девайс на FX2 & Coolrunner-II, прописываем во флеш нужный VID&PID - и дело в шляпе.. сам ISE программирует CPLD нашего доморощенного дивайса =)

[-Al-]

если всё так , как вы написали, то нафига заморачиваться вообще?
даже прошивку не надо ниоткуда "вытягивать":
паяем девайс на FX2 & Coolrunner-II, прописываем во флеш нужный VID&PID - и дело в шляпе.. сам ISE программирует CPLD нашего доморощенного дивайса =)

В данном конкретном случае так и следует поступить, поскольку аппаратная реализация у Xilinx получается открытой, вот только протокол работы с ним они выдавать не хотят......

[Dainis]

А схему кто то срысовал ?

[Doka]

А схему кто то срысовал ?

полностью - лениво(
там восьмислойка(
могу тока по житагу кулранера:

Код

CPLD   <-->   FX2
TCK           PE3
TMS           PE4
TDO           PE5
TDI           PE6

это же хозяйство выведено на J8 (опять же с внутреннего слоя):

Код

CPLD   <-->   J8
TMS           1
TDI           2
TDO           3
TCK           4

ЗЫ: фигово то, что как минимум 100-ногая FX2 нужна полюбому :(

[Flood]

Ну как, похоже тема никому не интересна ?
Вот, подливаю масла в огонь: попался в руки DLC9 кабель, сделаны фото и составлен список микросхем. Однако, их разнообразие и количество ставят под сомнение реальность (точнее разумность) самостоятельного изготовления такого шнурка:

Код

Xilinx Platform Cable USB DLC9LP
IC List (reversed by top marks):

U1  - DS2411 Silicon Serial Number
U2  - LT1719S6 3V/5V Comparator
U3  - MAX6412UK26-T uP Reset Circuit
U4  - CY7C68013A-100AXC uP with USB
U5  - XC2C256-VQ100CMS Xilinx CPLD
U6  - LMV393MM Dual Comparator
U7  - NC7SZ125 3-State Single UHS Buffer
U8  - NC7SZ125 3-State Single UHS Buffer
U9  - 24LC00 128-Bit I2C Serial EEPROM
U10 - NC7SZ125 3-State Single UHS Buffer
U11 - NC7SZ125 3-State Single UHS Buffer
U12 - NC7SZ66 UHS SPST bus switch
U13 - LT1521CST-3.3 300mA 3.3V LDO Regulator
U14 - LT3023EDD Dual Adjustable LDO Regulator

Если нужно, могу куда-нибудь выложить hi-res фотографии платы.

Сообщение отредактировал Flood - Oct 8 2006, 13:15

Эскизы прикрепленных изображений

 

[АДИКМ]

попробуйте отпаять DS2411 . интересно что ISE скажет

[makc]

Да чтобы не сказала - все-равно эта схема довольно сложна и дорога для повторения отдельным пользователем. Какой практический смысл заниматься ее копанием?

[klop]

Да чтобы не сказала - все-равно эта схема довольно сложна и дорога для повторения отдельным пользователем. Какой практический смысл заниматься ее копанием?

В каталоге от Терры этот девайс стоит 210 зеленых. Цена комплектующих будет явно меньше. В любом случае время кабелей за 3 бакса проходит - LPT просто исчезают.

[makc]

В каталоге от Терры этот девайс стоит 210 зеленых. Цена комплектующих будет явно меньше. В любом случае время кабелей за 3 бакса проходит - LPT просто исчезают.

Да, я прекрасно знаю, сколько он стоит. А еще я знаю, что кроме комплектухи есть еще проблемы с платой, запайкой и наладкой этого хозяйства. Лично мне вообще не нравится сама задача наладки устройства отладки (за исключением элементарных случаев, к которым рассматриваемый в этой теме не относится). Но это мое ИМХО.

[Doka]

В каталоге от Терры этот девайс стоит 210 зеленых. Цена комплектующих будет явно меньше. В любом случае время кабелей за 3 бакса проходит - LPT просто исчезают.

ну а КИТ на S3E 500K - 150уе + ндс. и тут уже врядли розничной ценой комплектующих и стоимостью штучного изготовления МПП перебьешь. :-/

попробуйте отпаять DS2411 . интересно что ISE скажет

на некоторых КИТах его нету - и он вообще в цепочке USB-to-JTAG не учавствует :-/
(правда там стоит DS2432)

Ну как, похоже тема никому не интересна ?
Вот, подливаю масла в огонь: попался в руки DLC9 кабель, сделаны фото и составлен список микросхем. Однако, их разнообразие и количество ставят под сомнение реальность (точнее разумность) самостоятельного изготовления такого шнурка...

если бы там стояла 56ногая FX2 - одно дело, а то они всюду CY7C68013A-100AXC пихают, притом заюзаны линии, которых нет в 56ногом варианте
А у меня в разработках тока 56ногая стоит
А КИТ корёжить не хочется(( ..я его _сликом_ долго ждал..

Да и опять же все сведется к реверс-инжинирингу прошивок: XC2C256 стоит для защиты интеллектуальной собственности и в копии нафиг не нужна (тока стоимость баксов 20 поднимается (для штучного производства)) - всё _бы_ можно было _бы_ засунуть в FX2 - но тока стошком много _бы_ : реально нужны временные ресурсы чтобы сидеть и этим всем заниматься

[khach]

Ну как, похоже тема никому не интересна ?

Если нужно, могу куда-нибудь выложить hi-res фотографии платы.

Интересна конечно, только кролика подопытного небыло под рукой. Фотки обеих сторон нужны конечно. Еще надо считать содержимое сериальной епромины около USB. (можно родными тулзами от супреса). Ну и схемку надо рисовать потихоньку- какие ноги с какими соеденены.
Кстати, а как можно из того пдф с герберами сами гербера вытащить? Чтобы скормить их КАМу и получить нетлист?

[Doka]

Интересна конечно, только кролика подопытного небыло под рукой. Фотки обеих сторон нужны конечно. Еще надо считать содержимое сериальной епромины около USB. (можно родными тулзами от супреса). Ну и схемку надо рисовать потихоньку- какие ноги с какими соеденены.

там ничего интересного нету - кроме VID&PID - можно даже не читать 24хх, а каким-нить USB-monitor'ом, глянуть кто с какими VID&PID на шине висит

Кстати, а как можно из того пдф с герберами сами гербера вытащить? Чтобы скормить их КАМу и получить нетлист?

сразу вспоминается сказка про Емелю и щуку))
нет такой возможности :(
но могу свои наработки выложить : слои гербера из пдфа, наложенные в полупрозрачном режиме в фотошопе - по ним всеже проще схемку срисовать. Самому этим заниматься сейчас времени нет.
если кому интересно- то выложу при условии опубликования на форуме схемы, полученной с помощью файла

[Flood]

Да и опять же все сведется к реверс-инжинирингу прошивок: XC2C256 стоит для защиты интеллектуальной собственности и в копии нафиг не нужна (тока стоимость баксов 20 поднимается (для штучного производства))

Радует то, что прошивка CPLD может обновляться, в том числе и в девайсе с нарушенной прошивкой. То есть имеется шанс что при подключении устройства с чистой CPLD она просто будет прошита.
Сомнения вызывают два момента - во-первых, зачем там DS2411, во вторых CPLD зачем-то приклеена к плате. Интересно, есть ли возможность обновлять конфигурацию в CPLD частично, не затрагивая некоторую часть, относящуюся к "итн. собственности" ? Или если конфигурация обновляется, то только целиком и со стиранием всего чипа?

[khach]

там ничего интересного нету - кроме VID&PID - можно даже не читать 24хх, а каким-нить USB-monitor'ом, глянуть кто с какими VID&PID на шине висит

Точно? Есть подозрение, что за пределами вид-пид там еще что-то связанное с сериальником в далласе сидит. Может все-таки считать?

сразу вспоминается сказка про Емелю и щуку))
нет такой возможности
но могу свои наработки выложить : слои гербера из пдфа, наложенные в полупрозрачном режиме в фотошопе - по ним всеже проще схемку срисовать. Самому этим заниматься сейчас времени нет.
если кому интересно- то выложу при условии опубликования на форуме схемы, полученной с помощью файла

Хорошо бы. Условие принимается. А по поводу щуки- есть програмки Pdf2Cad. Она прекрасно вытягивает гербера (в DXF) из векторных пдфов. Например эвалюшнборды от Аналоговых девиц свободно вычитываются, только рисунок в пдф должен быть векторный. Но в нашем случае жестокий облом- рисунки уже растровые. Их пришлось скормить програмке Scan2Cad. Тягомотины больше, но тоже неплохо получается. Програмки спрашивать у осла, или, если надо, залью на фтп.
По поводу восстановления прошивки плисы цитата

18. What happens if I prematurely terminate a Platform Cable USB CPLD update operation?
If a CPLD re-programming operation is interrupted (i.e., by unplugging the cable or terminating the iMPACT session), the CPLD should be detected as an erased device during a subsequent "Cable Setup" operation. Consequently, the update operation should be repeated and the CPLD should be successfully programmed.

NOTE: In the event that iMPACT no longer attempts to reprogram the CPLD after a premature termination of the operation, a XILINX environment variable can be used to force the reprogramming operation. This method should only be used in exceptional cases.

Shell to a DOS window and set the following environment variable to true:
SET XIL_IMPACT_ENV_USB2_FORCE_CPLD_UPDATE=TRUE

Invoke iMPACT from the DOS command level.

Select "Platform Cable USB" from the Cable Setup menu and wait for the update to be completed.

Exit iMPACT.

Set the environment variable to false:
SET XIL_IMPACT_ENV_USB2_FORCE_CPLD_UPDATE=FALSE

[khach]

XC2C256 стоит для защиты интеллектуальной собственности и в копии нафиг не нужна (тока стоимость баксов 20 поднимается (для штучного производства)) - всё _бы_ можно было _бы_ засунуть в FX2 - но тока стошком много _бы_ : реально нужны временные ресурсы чтобы сидеть и этим всем заниматься

Да нет, там честный сериалайзер jtaga, может даже с фифо.
Вот для желающих кам файл этой платы. Можно поизвращаться с реверсингом.
А если еще и пады добавить, то нетлист сделать легко. Слои питания я опустил- они не векторизовались, а с силком лоханулся- он зеркальный вышел. Кто знает, как в КАМ350 отзеркалить проект?

Прикрепленные файлы

 Digilent.rar ( 410.02 килобайт ) Кол-во скачиваний: 4367

 

[acex2]

... а с силком лоханулся- он зеркальный вышел. Кто знает, как в КАМ350 отзеркалить проект?

Edit->Mirror, если зеркальность по горизонтали.
Если по вертикали, то еще и Edit->Rotate.

[antti]

XC2C256 стоит для защиты интеллектуальной собственности и в копии нафиг не нужна (тока стоимость баксов 20 поднимается (для штучного производства)) - всё _бы_ можно было _бы_ засунуть в FX2 - но тока стошком много _бы_ : реально нужны временные ресурсы чтобы сидеть и этим всем заниматься

Да нет, там честный сериалайзер jtaga, может даже с фифо.
Вот для желающих кам файл этой платы. Можно поизвращаться с реверсингом.
А если еще и пады добавить, то нетлист сделать легко. Слои питания я опустил- они не векторизовались, а с силком лоханулся- он зеркальный вышел. Кто знает, как в КАМ350 отзеркалить проект?

ja programku pisal kotoroi ot coolrunner xpl3 jedec VHDL delajet
esli nemnozko dorabotat to dlja coolrunner2 tozhe budet rabotat
kto zanimatsja hochet mogu istochniki dat

PLD v usb cable (i v parallel IV tozhe) ne saschivon, mozhno
abrotno chitat bez problem

[Doka]

там ничего интересного нету - кроме VID&PID - можно даже не читать 24хх, а каким-нить USB-monitor'ом, глянуть кто с какими VID&PID на шине висит

Точно? Есть подозрение, что за пределами вид-пид там еще что-то связанное с сериальником в далласе сидит. Может все-таки считать?

ок

сразу вспоминается сказка про Емелю и щуку))
нет такой возможности :(
но могу свои наработки выложить : слои гербера из пдфа, наложенные в полупрозрачном режиме в фотошопе - по ним всеже проще схемку срисовать. Самому этим заниматься сейчас времени нет.
если кому интересно- то выложу при условии опубликования на форуме схемы, полученной с помощью файла

Хорошо бы. Условие принимается. А по поводу щуки- есть програмки Pdf2Cad. Она прекрасно вытягивает гербера (в DXF) из векторных пдфов. Например эвалюшнборды от Аналоговых девиц свободно вычитываются, только рисунок в пдф должен быть векторный. Но в нашем случае жестокий облом- рисунки уже растровые. Их пришлось скормить програмке Scan2Cad. Тягомотины больше, но тоже неплохо получается.

вот ФШ-файл. там и сигнальные и питающие планы, но все надо ручками вытаскивать((
(+ худо-бедное знание ФШ - чтобы слои свести - а то я подилетантски прозрачность слоев настроил - уж как мог..)
 S3E_Starter_JTAG_FX2.zip ( 1.01 мегабайт ) Кол-во скачиваний: 5960

насчет PDF - думал сначала, что Вы не адобовский PDF имели в виду, а нативный - КАДовский.
Но тем не менее, осталось у меня сомнение - там же никакой спец.инф. в PDF нету - как прога "вытягивает" инфу о падах, чтобы восстановить нетлист?!

[Doka]

Да нет, там честный сериалайзер jtaga, может даже с фифо.

ja programku pisal kotoroi ot coolrunner xpl3 jedec VHDL delajet
esli nemnozko dorabotat to dlja coolrunner2 tozhe budet rabotat
kto zanimatsja hochet mogu istochniki dat

а это весьма интересно - пусть там честный parallel-to-serial, но для mass-product можно запихнуть это добро в FX2 (либо поставить туда CPLD попроще, а в FX2 перенести crypto), + это позволило бы перейти к более распространенным и доступным FX2 в 56ногом корпусе

[АДИКМ]

to Flood

можете найти полчаса и зарисовать схему выходной части из CPLD ?
компараторы и т.д.
все что идет от сплд до разъема?

[Flood]

to Flood

можете найти полчаса и зарисовать схему выходной части из CPLD ?
компараторы и т.д.
все что идет от сплд до разъема?

Боюсь, не в ближайшее время - устройства на руках уже нет. Да и схема там суровая. Однако постараюсь. Могу выложить hi-res фото обеих сторон платы, но с установленными компонентами для срисовки платы они мало пригодны...
По ощущениям там 4 слоя всего, разводка сигналов на внешних слоях, а внутри только power planes, хотя могу и ошибаться.

[khach]

Вот набросок схемы и оркадовский проект с ней. Проверьте на истинность, а то рисовалось после тяпницы.

Прикрепленные файлы

 XilJTAG.pdf ( 22.28 килобайт ) Кол-во скачиваний: 587
 PLATFORMUSB.RAR ( 16.32 килобайт ) Кол-во скачиваний: 826

 

[АДИКМ]

to Flood

выкладывайте на сахару фотографии (или еще куда).
вроде разводка наоборот во внутренних слоях.

я тоже к сожалению не могу взять сейчас данный девайс, занят он...

[Flood]

[Doka]

2 АДИКМ

судя по дизайну платы Spartan-3E Starter Kit HW-SPAR3E-SK-US (а там действительно всё сигнальное хозяйство на внутренних слоях), на этой DLC9 сделано так же.

ЗЫ: а по поводу каличности того либо иного сервиса: прикреплял и тут файлы по 6Мб (и HiRes в т.ч.) - трудностей не возникало.

[khach]

можете найти полчаса и зарисовать схему выходной части из CPLD ?
компараторы и т.д.
все что идет от сплд до разъема?

Так там все и так очевидно, из даташита на кабель.

Эскизы прикрепленных изображений

 

Прикрепленные изображения

 

[АДИКМ]

to knach
Вот видишь, а я не додумался открыть мануал на кабель... ((
Ну так что, дорисовывай полностью схему и и попробуем.

кстати, я не могу вообще никакой файл прикрепить.
показывает, что загружает, а на самом деле ноль. Руки видать кривые.

[iosifk]

Собственно тема:

восстановить схему - вопрос свободного времени и усидчивости
а вот как решать вопрос с изготовлением.

Была выставка Чип Экспо. Я ходил по выставке и спрашивал производителей: захочет ли кто нибудь выпускать дешевые USB-JTAG. Такие, чтобы "брали" FPGA и в том числе их загрузку, граничное сканирование и к которым можно было бы обращаться из самодельной программы. А в идеале, чтобы работали с фирменными программными инструментами.
Несколько таких нашлось.
Итак, может кто московский (тк фирмы - московские) это дело дальше тащить? Т.е. передать материалы на изготовление (про долю сами с ними договоритесь...), потом отладить первый образец, ну и когда пойдет серия, то отвечать клиентам на трудные вопросы.
Хочется получить железку в продаже от 30 до ??? долл. Так чтобы ее каждый смог купить, пусть даже россыпью в виде набора или полностью смонтированную.

[khach]

Кстати, по поводу прошивки XC2C64-100. В дллке libImpactCommunications.dll, отвечающей за коммуникацию с жтагом упоминается файл xusbcpld.fmwr, который лежит в C:\Xilinx\data. Рядом с ним находятся два файла такой же самой длины xusb_xlp.fmwr и xusb_xup.fmwr. Обращение к xusbcpld.fmwr напрямую связанно с апгрейдом прошивки. Это наверняка файл битстрима. Кто бы посмотрел и сказал, чем его можно залить в чистую XC2C64? Т.е какое у него должно быть стандартное расширение, чтобы его поняли хилинховские тулзы?

[Doka]

там ничего интересного нету - кроме VID&PID - можно даже не читать 24хх, а каким-нить USB-monitor'ом, глянуть кто с какими VID&PID на шине висит

Точно? Есть подозрение, что за пределами вид-пид там еще что-то связанное с сериальником в далласе сидит. Может все-таки считать?

не удается считать 24хх кипарисными тузлами((.. даже на машине, где не стоит ISE c его дровами для шнурка.. чтобы сделать, я так полагаю нужен драйвер с исправленным VID (т.е. драйвера от cypress не подошли)
вот что насчет VID&PID и прочего пишет USBVIEW.EXE (Microsoft)

Код

Device Descriptor:
bcdUSB:             0x0200
bDeviceClass:         0x00
bDeviceSubClass:      0x00
bDeviceProtocol:      0x00
bMaxPacketSize0:      0x40 (64)
idVendor:           0x03FD (Xilinx Inc.)
idProduct:          0x0008
bcdDevice:          0x0000
iManufacturer:        0x01
iProduct:             0x02
iSerialNumber:        0x00
bNumConfigurations:   0x01

ConnectionStatus: DeviceConnected
Current Config Value: 0x02
Device Bus Speed:     Full
Device Address:       0x02
Open Pipes:              2

Endpoint Descriptor:
bEndpointAddress:     0x02
Transfer Type:        Bulk
wMaxPacketSize:     0x0200 (512)
bInterval:            0x00

Endpoint Descriptor:
bEndpointAddress:     0x00
Transfer Type:     Control
wMaxPacketSize:     0x0507 (1287)
wInterval:          0x0286
bSyncAddress:         0x00

[khach]

не удается считать 24хх кипарисными тузлами((.. даже на машине, где не стоит ISE c его дровами для шнурка.. чтобы сделать, я так полагаю нужен драйвер с исправленным VID (т.е. драйвера от cypress не подошли)
вот что насчет VID&PID и прочего пишет USBVIEW.EXE (Microsoft)

Это уже слишком поздно - энумерация прошла, ВИД-ПИД сменился на тот, что в фирмвари. Надо либо в ципресовский ini записать тот вид-пид, что кабель отдает до заливки фирмвари, или поставить перемычку, ту которую возле 24с04, грузануться под дефолтовым вид-пид цупреса, потом перемычку снять на-горячую и считать епромину.

[Doka]

to khach

туплю.. точно) выпаял R35, впаял джампер JP5 - сайпрессовская тузла схавала - но только что-то я там не вижу "считать EEPROM" - присутствует только "загрузить EEPROM" :(

ps: не понял насчет XC2C64, вроде и в Spartan-3E Starter Kit и в DLC9 используется XC2C256

[khach]

to khach
ps: не понял насчет XC2C64, вроде и в Spartan-3E Starter Kit и в DLC9 используется XC2C256

Тоже туплю :-( аналогично. Конечно XC2C256. Схему переделывать ненадо, тк по ногам они точно такие же. Тогда и с xusbcpld.fmwr становится понятно- это обычный xsvf, по крайней мере impact его прожевал

[АДИКМ]

не удивительно.
там даже в заголовке написано "Created using Xilinx iMPACT Software [ISE - 8.1i]"

[Doka]

...Хочется получить железку в продаже от 30 до ??? долл. Так чтобы ее каждый смог купить, пусть даже россыпью в виде набора или полностью смонтированную.

так вот трабла как раз-таки не с изготовлением, а с модифицированием устройства так, чтобы минимизировать конечную стоимость.
ибо стоимость компектухи XC2C256 (20уе) + 100-ногая FX2 (11..13уе) - это уже больше "30 долл"

в идеале хотелось хотелось бы не без помощи Antti докопаться до логики работы начинки CPLD и засунуть ее либо в прошивку FX2, либо крипто-часть туда, а на какой-нить трёхдолларовой CPLD (XC9536XL) собрать честный parallel-to-serial (дабы скорость для приложений ко-симуляции не страдала).


to all
PS: всеже бОльший смысл имеет ориентироваться на USB-to-JTAG шнурок основанный на дизайне Spartan-3E Starter Kit, нежели DLC9:
и сама разработка свежее (2006 vs 2004) да и отсутствует DS2411. + минимизация обвески
(да и в USB-monitor он называется по-честному "Xilinx Platform Cable USB")

[Doka]

IMPACT обновил мой шнурок в КИТе
странная штука:

и действительно процедура заняла порядка 10минут
с чего бы так долго?!

[makc]

Кстати, по поводу прошивки XC2C64-100. В дллке libImpactCommunications.dll, отвечающей за коммуникацию с жтагом упоминается файл xusbcpld.fmwr, который лежит в C:\Xilinx\data. Рядом с ним находятся два файла такой же самой длины xusb_xlp.fmwr и xusb_xup.fmwr. Обращение к xusbcpld.fmwr напрямую связанно с апгрейдом прошивки. Это наверняка файл битстрима. Кто бы посмотрел и сказал, чем его можно залить в чистую XC2C64? Т.е какое у него должно быть стандартное расширение, чтобы его поняли хилинховские тулзы?

Это файлы в формате xsvf, которые можно лить с помощью iMPACT'a.

[khach]

IMPACT обновил мой шнурок в КИТе

и действительно процедура заняла порядка 10минут
с чего бы так долго?!

А дрыгоножество JTAGа XC2C256 реализованно полностью программно, и скорее всего в длл, а не в CY7C68. Из-за этого каждый такт TCK- отдельная транзакция по USB.
Содержимое епромины удалось считать? Поделитесь дампом PLS.

[Shread]

На просторах всемирного наткнулся вот на такую платку: XEM3001 - Xilinx Spartan-3 Integration Module
Насколько понял, бегло прочтя ее описание, встроенный USB интерфейс может выполнять две функции: загрузочный кабель/модуль интерфейса FPGA к PC.
Может у кого есть такое чудо, хотелось бы посмотреть на схему, и на содержимое епром сайпреса.
На форуме их написано, что схема и прошивки доступны только лицензированным юзверям

[Doka]

Содержимое епромины удалось считать? Поделитесь дампом PLS.

скажите _как_ : и считаю...

На просторах всемирного наткнулся вот на такую платку: XEM3001 - Xilinx Spartan-3 Integration Module
Насколько понял, бегло прочтя ее описание, встроенный USB интерфейс может выполнять две функции: загрузочный кабель/модуль интерфейса FPGA к PC.

да вот и мне тоже поводу темы подумалось: м.б. мы чересчур идеалисты и желаем всего и сразу?!
В москве можно купить такую платку:
Xilinx® Spartan™-3E Evaluation Kit {link: http://www.em.avnet.com/evk/home/0,1719,RI...253DEVK,00.html
Фактически, там из элементов токма S3e-100K в TQ144, SPI-флеш & FX2, платка эта Авнетовская и для ее программирования и работы с нею он предоставляет собственные утилиты.
Возможны: Прогрузка ПЛИС напрямую, стирание SPI-флеш, программирование SPI-флеш, считывание SPI-флеш, загрузка новой прошивки в FX2. Т.е. основные функции для успешной работы с ПЛИС. Есть эл.схема.

Что характерно исходный код Windows-приложения открыт и поставляется в составе дистрибутива. Насчет кода прошивки FX2: по-моему он тоже есть, а если и нету, то он в любом случае "встроен" внутрь драйвера "шнурка" и грузится при каждом подключении по USB.
На поставляемом диске есть утилиты для других семейств ПЛИС: VirtexII, Virtex - т.е. на основании исходников разных семейств, можно было бы обобщить информацию и сделать нечто универсальное.

Ну а что до поддержки родными САПР: то у _неродного_ решения преимущества два, но огромных (особенно для того, чтобы оно стало _народным_): затраченные усилия + себестоимость шнурка (FX2 + кварц + плата + разъемUSB)

ЗЫ: весьма интересно: западный бюджетный шнурок на USB для программирования Xilinx за 38уе ( http://www.digilentinc.com/Products/Detail...amp;Nav2=Cables ) не поддерживается родными тузлами. Т.е. вроде как буржуи этим не особо заморачиваются. И есть большая вероятность того, что собран он на FX2.

[khach]

Содержимое епромины удалось считать? Поделитесь дампом PLS.

скажите _как_ : и считаю...

Ээээ, да, действительно проблема. Прийдется перекомпилять EzMr, благо исходники доступны. Правим в EzMrView.cpp функцию int CEzMrView::LoadEEPROM(). Там есть вычитка для проверки записи. Судя по исходникам лоадера Vend_Ax.c функция чтения еепром незатерта.

Код

#define    VR_UPLOAD        0xc0
#define VR_DOWNLOAD        0x40
#define VR_EEPROM        0xa2 // loads (uploads) EEPROM

Значит надо затереть первый вызов SendOp(OP_VEND_REQST), а второй сработает и вычитает содержимое. Можно также попоавить длину вычитки до неообходимой. Или перепотрошить функцию void CEzMrView::OnIDC_EPROM_LD()- это заливка файла в епром, там чтения непредусмотренно.

Можно конечно приподнять две ножки епромины и вычитать ее чере ЛПТ любым доступным способом.

да вот и мне тоже поводу темы подумалось: м.б. мы чересчур идеалисты и желаем всего и сразу?!
В москве можно купить такую платку:
Xilinx® Spartan™-3E Evaluation Kit {link: http://www.em.avnet.com/evk/home/0,1719,RI...253DEVK,00.html

Этих платок огромная куча, у многох есть хайспед ЮСБ. Только нету совместимости с chipscope :-(. Написать свой загрузчик можно элементарно ( по мотивам http://www.xilinx.com/bvdocs/appnotes/xapp058.pdf и прилогаемых исходников ftp://ftp.xilinx.com/pub/swhelp/cpld/eisp_pc.zip). А вот отлаживать проект без чипскопа- проблематично, если проект сложнее диодоморгалки. Поэтому и идет война за клон.

[sash_u]

Любопытная тема,только похоже она давно уже мертва?
Или я ошибаюсь?

[АДИКМ]

Спустя 2 года )
Проверил, работает, можно собирать.
Один момент - в схеме Александра (knach) младший байт шины адреса, надо отзеркалить.

чипскопа у меня не оказалось, завтра скачаю проверю с ним еще.

выглядит примерно как по ссылке. это модель. но в жизни несильно отличается.

http://electronix.ru/forum/index.php?showtopic=54544

кому надо. гербера могу положить...

[Uuftc]

Спустя 2 года )
Проверил, работает, можно собирать.
Один момент - в схеме Александра (knach) младший байт шины адреса, надо отзеркалить.

не понял, "отзеркалить" - это как?

чипскопа у меня не оказалось, завтра скачаю проверю с ним еще.

Как успехи?

кому надо. гербера могу положить...

Мне надо. Выложи, плз гербера с окончательной схемой, плз

[АДИКМ]

гербера. слоя gm1 и gm2 справочные. на них находятся комменты и десигнаторы. файл - кам версии 9.

Прикрепленные файлы

 xu.zip ( 702 килобайт ) Кол-во скачиваний: 26568

 

[Doka]

Спустя 2 года )
Проверил, работает, можно собирать.

хорошая новость))
как говорится: лучше спустя два года, чем никогда))

Один момент - в схеме Александра (knach) младший байт шины адреса, надо отзеркалить.

а о какой схеме речь?
можно подробнее для тех кто не в теме ..

[Al Jumper]

гербера. слоя gm1 и gm2 справочные. на них находятся комменты и десигнаторы. файл - кам версии 9.

Расскажите, как оживляли схему. CPLD у Вас IMPACT сам зашил при первом включении или как то еще? Что зашивали в EEPROM? И, если можно, полную схему приложите или ссылочку.

[АДИКМ]

хорошая новость))
как говорится: лучше спустя два года, чем никогда))

а о какой схеме речь?
можно подробнее для тех кто не в теме ..

Схему в оркаде выкладывал knach. Отзеркалить это значит -

было
a0-a0
a1-a1

стало

a0-a7
a1-a6

я схему как таковую не рисовал. прямо вводил цепи в pcb.

когда подключите, импакт сам скажет что надо обновить прошивку и обновит ее.
в 2400 ничего кроме видов-пидов нет. берутся из инф файла.
зашить можете с помощью цайпруссовской утилиты Ez-USB control panel или любым программатором, который есть под рукой(лошадь, пиккит2 и т.д.)

про чипскоп. пока только скачал ise@chipscop 9.2
выложите кто нибудь проект простенький под ISE@chipscop 9.2 версии, я проверю.

[atlantic]

гербера. слоя gm1 и gm2 справочные. на них находятся комменты и десигнаторы. файл - кам версии 9.

Плохо что нет нормальной схемы , точный BOM к этим десигнаторам имеется?

в 2400 ничего кроме видов-пидов нет. берутся из инф файла.

Из какого именно файла?
Может есть уже готовый hex файл?

[АДИКМ]

Плохо что нет нормальной схемы , точный BOM к этим десигнаторам имеется?
Из какого именно файла?
Может есть уже готовый hex файл?

бом завтра сгенерю. того что написано на компонентах не хватает?

Из какого именно файла?
Может есть уже готовый hex файл?

из файла драйверов к железяке.

[atlantic]

того что написано на компонентах не хватает ?

Bottom:
U13U15, C26, C27, C28 -?
(хотя догадываюсь, что C26, C27, C28 = 0.1uF; но всетаки:) U15 ? )

Top:
C1,C2=12pF
С3, Q3 ?

P2- что за разъем?(сигналы какие и для чего) (U13 шить?)
вот уже и ответ:)
P2: шить U12(24LC00)
------------------------
P2.1 -> U12.5 (SDA)
P2.1 -> U12.6 (SCL)
P2.1 -> U12.7 (NC)->GND
P2.1 -> U12.8 (Vcc)

A P1 -? это типа JTAG для chain U4->U5 ? (для чего он?) и почему нет третьего контакта?
вот уже и ответ:)
P2: JTAG (видимо можно было задумано шить U5 - XC2C256)
-----------------
P1.1 - GND
P1.2 - U5.45 (TDI)
P1.3 - нету
P1.4 - U5.48 (TCK)
P1.5 - U5.47 (TMS)
P1.6 - U5.5,U5.20,... Vccaux (JTAGsupplay)

Не хватает связи U5.83( TDO) пользы от этого разъема пока нет,
правильная цоколевка должна быть такой:
1-VCC
2-GND
3-TCK
4-TDO
5-TDI
6-TMS

Хотя может он и не нужен, если его шьёт U4.

из файла драйверов к железяке.

где он лежит(каталог) и название?(просто не все в курсе:)

___________________________
(редактировано неоднократно)

[Uuftc]

гербера. слоя gm1 и gm2 справочные. на них находятся комменты и десигнаторы. файл - кам версии 9.

спасибо большое

[Al Jumper]

Схему в оркаде выкладывал knach.

Вообще то Ваш gerber СИЛЬНО полнее, чем схема, которую выкладыал knach. Может оно конечно, половина не нужна, но все же:
1)стоит ли у Вас DS2411?
2)зачем там компаратор с хитрыми обратными связями, выходы которого заведены на FX2 и XCR?
Короче, есть желание упростить схему, посему вопрос - если собрать схему knach'а с Вашими исправлениями, дополнив ее необходимыми вещами (кварц, EEPROM, стабилизаторы), то работать будет?

[atlantic]

Вообще то Ваш gerber СИЛЬНО полнее, чем схема, которую выкладыал knach. Может оно конечно, половина не нужна, но все же:
1)стоит ли у Вас DS2411?
2)зачем там компаратор с хитрыми обратными связями, выходы которого заведены на FX2 и XCR?
Короче, есть желание упростить схему, посему вопрос - если собрать схему knach'а с Вашими исправлениями, дополнив ее необходимыми вещами (кварц, EEPROM, стабилизаторы), то работать будет?

Похоже, что плата от АДИКМ полный эквивалент Хilinx USB Platform Cable, только в интерфейсной части стоит замена NC7SZ125 на SN74LVC1G125, ну и еще заменены источники питания на TI' шные, ну и еще что-то. Это и хорошо, что схема близка к оригиналу, больше гарантии совместими со всеми кристаллами. Думаю что не стоит экономить(упрощать схему) на гвоздях.

Тут другие вопросы возникают:
1. В схеме стоит DS2411 Serial Number, использует(проверяет) ли драйвер iMPACT какой-то определенный диапазон номеров этих микросхем, или может подойти абсолютно левый номер ? Может нужен эмулятор такой IC, чтоб можно было любой номер задать?

2. точная прошивка EEPROM (hex файл)

3. И самый главный вопрос: будет ли всегда(с каждой новой версией ISE) шиться XC2C256,
может стоит получить отдельную прошивку для него, про запас.
в Xilinx92i\data есть аж 4 файла
xusb_emb.fmwr
xusb_xlp.fmwr
xusb_xpr.fmwr
xusb_xup.fmwr
xusbcpld.fmwr
Кто знает какой из них "правильная" прошивка?

Сам себе и отвечу:) они все одинаковые, только названия разные.
Видимо они запутывают следы, если конечно сами еще не запутались :)

Вообщем осталось сделать нормальную схему :)

___________________________
(редактировано неоднократно)

[АДИКМ]

Похоже, что плата от АДИКМ полный эквивалент Хilinx USB Platform Cable, только в интерфейсной части стоит замена NC7SZ125 на SN74LVC1G125, ну и еще заменены источники питания на TI' шные, ну и еще что-то. Это и хорошо, что схема близка к оригиналу, больше гарантии совместими со всеми кристаллами. Думаю что не стоит экономить(упрощать схему) на гвоздях.

совершенно верно, буфера стоять копейки по сравнению с той же CPLD

Тут другие вопросы возникают:
1. В схеме стоит DS2411 Serial Number, использует(проверяет) ли драйвер iMPACT какой-то определенный диапазон номеров этих микросхем, или может подойти абсолютно левый номер ? Может нужен эмулятор такой IC, чтоб можно было любой номер задать?

Вот для этого возьмите и сгенерите проект с поддержкой чипскопа 9.2 . Я проверю.
У меня в плате заложена возможность запайки эмулятора.

[АДИКМ]

Вообще то Ваш gerber СИЛЬНО полнее, чем схема, которую выкладыал knach. Может оно конечно, половина не нужна, но все же:
1)стоит ли у Вас DS2411?
2)зачем там компаратор с хитрыми обратными связями, выходы которого заведены на FX2 и XCR?
Короче, есть желание упростить схему, посему вопрос - если собрать схему knach'а с Вашими исправлениями, дополнив ее необходимыми вещами (кварц, EEPROM, стабилизаторы), то работать будет?

1. стоит для красоты.
2. работать будет, до того момента как подключите нечто 5 вольтовое или попробуете погонять на макс. скорости.

[АДИКМ]

чипскоп работает.

Эскизы прикрепленных изображений

 

[JeDay]

У кого нибуть уже есть схема со всеми изменениями и минимизацией компонентов?
Выложите плиз..

[АДИКМ]

ну так воспользуйтесь схемой knach. просто внимательно прочитайте, что я писал про шину.

теперь про ds2411. на мой взгляд ее основное назначение - возможность подключать несколько кабелей к одному компьютеру. только для того чтобы их различать. поэтому спокойно покупайте в ближайшем ларьке ее в корпусе sot-23 (DS2411R) и устанавливайте. или не устанавливайте.
а сам девайс теперь выглядит так -

Эскизы прикрепленных изображений

 

[Johnny70]

Прекрасная работа! Хочу купить одну из этих штук. Где они продаются? ebay?

[artur_off]

Я думаю, что стоит выложить нормально обработанную схему.

[Doka]

если не нужна привязка к родным САПР, то вообще можно референс-дизайн USBшной части AVNETовского КИТа повторить на своей плате - там вообще FX2 напрямую к JTAG и конфигурационной SPI подоткнута =)
есть схема, исходники прошивки FX2 и прога с исходниками под винды для загрузки плис по житаг и прграммированию SPI-flash.
ЗЫ: кому интересно - могу выложить инф.

по просьбам трудящихся:
схема и User Guide (то, что уцелело)

ЗЫЖ если у кого есть файл "Distribution Package USB2Util v3.1_fs.ZIP" просьба также выложить

Прикрепленные файлы

 Xilinx_Spartan_3E_Eval_Kit___Schematic_080505.pdf ( 174.53 килобайт ) Кол-во скачиваний: 374
 Xilinx_Spartan_3E_Eval_Kit___UserManual_080905.pdf ( 702.05 килобайт ) Кол-во скачиваний: 275

 

[Flood]

Сильно запоздалый подарок от Xilinx: в схеме нового Eval Kit'а для Spartan-6 (SP601) лист USB-JTAG не вырезан.
Так что кому еще актуальна оригинальная схема логической части программатора, weclome:
http://www.xilinx.com/support/answers/33028.htm
Схема в файле sp601_RevC_Schematics.pdf

Конечно же автовыбора уровней по входному Vref здесь нет, но это не так страшно. Зато есть родное наименование всех сигналов
Thank you, Xilinx.

[antti]

http://www.xilinx.com/support/answers/33028.htm

schema prjamo ot Xilinx, PDF, str 14

Antti

[artur_off]

Вот это хорошая новость))).Спасибо.

[SergeyDatex]

Спустя 2 года )
Проверил, работает, можно собирать.

Подскажите, U15 - микроконтроллер с флешой на борту. В него что-то должно зашиваться? Для чего он тут?

[artur_off]

Заказал печатные платы, для это девайса.
Как запаяю и проверю обязательно отпишусь.

[АДИКМ]

Подскажите, U15 - микроконтроллер с флешой на борту. В него что-то должно зашиваться? Для чего он тут?

Он может служить эмулятором DS2401.
Запаивать его не следует.

[artur_off]

Я правда печатку свою разводил так что если нужна схема, могу выложить.

[LSV]

Я правда печатку свою разводил так что если нужна схема, могу выложить.

Выложите пожалуйста Ваш вариант схемы-разводки.
И какие результаты работы c данным вариантом?

[dspx]

Сделал недавно программатор по схеме приведенной в даташите на evaluation board SP601, отлично заработал. В Chipscope проверить руки не дошли, но раз с определением цепочки JTAG и прошивкой ПЛИС проблем нет, то скорее всего все ок.
Итого вся комплектуха: Cypress с EEPROM, 2 регулятора напряжения, CoolRunnerII, кварц и выходной буфер для JTAG сигналов. Отвечу на вопросы)

[des00]

Итого вся комплектуха: Cypress с EEPROM, 2 регулятора напряжения, CoolRunnerII, кварц и выходной буфер для JTAG сигналов. Отвечу на вопросы)

сделал также, скоро придут платы %)

если будут проблемы с настройкой к вам можно будет обратиться ?

[dspx]

сделал также, скоро придут платы %)

если будут проблемы с настройкой к вам можно будет обратиться ?

Само собой . Если в разводке нигде не прошибли, то все должно заработать. Главное прошить PID, VID в промку, а дальше, как тут выше писали, Impact сам обновляет прошивку Cypress\CPLD c драйвером.

[SergeyDatex]

Сделал платы по герберам уважаемого АДИКМ - собрал пару плат - отлично работают.
Есть еще 8 плат, на них вся комплектуха пока что кроме сайпрессов и есть один цплд.
желающим на Украине могу продать собранную плату без либо с вышеназванными микрухами, сейчас буду их дозаказывать чтобы доукомплектовать платы.
Кому нужно - пишите node55[ku]ua.fm.
Я в Днепропетровске.

[at89c51ed2]

Доброго времени суток, уважаемые форумчане!
Прошу сразу сильно ногами не пинать!!! Прочитал все страницы топика, раз уж тут собрались одни профи и "раскопали" "кит" на шнурки, то может кто не поленится ответить начинающему. У меня "кит" Sp-3E, на борту XC3S500E. Скачал на него схему из 14 страниц, правда 3 страница те самые пресловутые "секреты", т.е. USB загрузчик. В JTAG цепочке следующее FX2 (замкнуто перемычкой) - JTAG (USB Download) - S3E FPGA - XCF04S - XCF04S (для 1600Е) - XC2C64 - и опять на FX2. FPGA льётся через USB без проблем, проект работает. Но никак не могу добиться, что бы залить XCF04S и загрузка пошла из неё в FPGA по включению питания. Она верифицируется, шьётся, видится в цепочке. Я что то не так понимаю или нет тут таковой возможности? Или надо где какую хитрую перемычку воткнуть? Или может не тот файл в неё заливаю? У меня есть ещё "родной" JTAG программатор от XILINX через LPT, собираюсь попробовать через него. Может кто уже пробовал и знает - будет ли шить? Заодно и проверю его. Потому как в устройстве собираюсь шить ПЗУ через него, так как покупать USB загрузчик как то жаба душит (и так денег кучу потрачено на этот проект). Извините, что не по теме, но создавать новую тему из за этого как то стыдно, ничего похожего здесь пока не нашёл, а тут как раз похожую проблему и обсуждали. Заранее спасибо.

[dspx]

Доброго времени суток, уважаемые форумчане!
Прошу сразу сильно ногами не пинать!!! Прочитал все страницы топика, раз уж тут собрались одни профи и "раскопали" "кит" на шнурки, то может кто не поленится ответить начинающему. У меня "кит" Sp-3E, на борту XC3S500E. Скачал на него схему из 14 страниц, правда 3 страница те самые пресловутые "секреты", т.е. USB загрузчик. В JTAG цепочке следующее FX2 (замкнуто перемычкой) - JTAG (USB Download) - S3E FPGA - XCF04S - XCF04S (для 1600Е) - XC2C64 - и опять на FX2. FPGA льётся через USB без проблем, проект работает. Но никак не могу добиться, что бы залить XCF04S и загрузка пошла из неё в FPGA по включению питания. Она верифицируется, шьётся, видится в цепочке. Я что то не так понимаю или нет тут таковой возможности? Или надо где какую хитрую перемычку воткнуть? Или может не тот файл в неё заливаю? У меня есть ещё "родной" JTAG программатор от XILINX через LPT, собираюсь попробовать через него. Может кто уже пробовал и знает - будет ли шить? Заодно и проверю его. Потому как в устройстве собираюсь шить ПЗУ через него, так как покупать USB загрузчик как то жаба душит (и так денег кучу потрачено на этот проект). Извините, что не по теме, но создавать новую тему из за этого как то стыдно, ничего похожего здесь пока не нашёл, а тут как раз похожую проблему и обсуждали. Заранее спасибо.

Поищите топики про конфигурацию ПЛИС Xilinx. Покупать новый загрузчик вам не нужно. Через JTAG, как вы и сказали вы можете прошить ПЗУ с конфигурацией ПЛИС. Далее, в документации по вашему киту, должен быть описан блок переключателей задающий режим прогрузки(MODE[2:0]). Выбираете режим Master Serial, и плис загрузится с ПЗУ. Документация по конфигурированию загрузки для Spartan3 вам тоже поможет

[lynch]

нупский вопрос:
можно ли использовать переходник LPT-USB что то вроде

http://www-user.tu-chemnitz.de/~heha/baste...PT/ul-15.htm.en

как переходник для простого шнурка LPT-JTAG

цели из первого поста темы будут достигнуты?

1) интерфейс USB - no comments.
2) поддержка родными САПР
3) самое вкусное: поддержка аппаратной со-симуляции (USB 2.0 рулит!)

[dspx]

Нет конечно) не будет работать.

[lynch]

Нет конечно) не будет работать.

на пальцах можете объяснить почему?
САПР непоймёт или та самая соси муляция неполучится?

а если взять норм PCI карту дополнительного LPT или карту расширения для ноутбука то всё норм?

[dspx]

В смысле, он увидится как обычный LPT программатор. Я про то, что скорость так и останется как у параллельного порта. Я так понимаю, у вас есть старый LPT->JTAG, но нет выходного LPT порта, и вы хотите поюзать USB->LPT либо, PCI->LPT.

[RA3WUM]

Есть еще 8 плат

Осталось ли что-нибудь из этого?

[lynch]

В смысле, он увидится как обычный LPT программатор. Я про то, что скорость так и останется как у параллельного порта. Я так понимаю, у вас есть старый LPT->JTAG, но нет выходного LPT порта, и вы хотите поюзать USB->LPT либо, PCI->LPT.

хочу железом закупиться для наглядного изучения ПЛИС (программатор + дев борд) и чтоб без штанов не остаться, а в ноуте только USB вот и думаю чего брать. посоветуете?
интересует xilinx

[o-henry]

хочу железом закупиться для наглядного изучения ПЛИС (программатор + дев борд) и чтоб без штанов не остаться, а в ноуте только USB

IMHO для начала неплохо подойдет нечто вроде Spartan-3AN Starter Kit
или Basys2 FPGA Board