Группа: Свой
Сообщений: 337
Регистрация: 1-02-06
Пользователь №: 13 874
мы делали на двух fpga, одна на стороне ацп, другая на стороне компа (PCI-плата). между fpga - линк с развязкой на трансформатрах. на трансформаторы работают lvds-драйверы, сигнал с трансформаторов поступает на lvds-ресиверы. в каждую сторону - по 4 дифф. пары данных + 1 дифф. пара клок. fpga - Cyclone II. итого 3.2Гбит выжали
--------------------
"А я все помню, я был не пьяный!.." (С)Владимир Семенович
к идее 2х альтер на "разных" сторонах- уже не раз возвращаюсь. не хотелось-бы много "цифры" на сигнальной стороне- шумит . пока придумал вот что- после АЦП- кодер "манчестер", выход ЛВДС, трансы, декодер и тд
Группа: Свой
Сообщений: 337
Регистрация: 1-02-06
Пользователь №: 13 874
ну так всякий 8/10 и (де)сериализацию сам бог велел в фпга засовывать. более того, соберете на дискретной логике - скорее всего сильнее в тракт гадить будет. потому как жрет побольше, чем 90нм-фпга. а по поводу шума не волнуйтесь - 2 ацп 120мспс 14бит выдают свои 70дб С/Ш и 85 SFDR в паре с циклоном2, задача вполне решаемая. просто аккуратно плату разводите и по возможности линейники используйте
--------------------
"А я все помню, я был не пьяный!.." (С)Владимир Семенович