При разводке лепит VIA вплотную!? Опции

[avr90]

При разводке плат разводчик очень любит лепить вплотную переходные отверстия. При этом зазоры не нарушаются, т.к. цепь одна. И как то некрасиво и сверлильный станок жалко.
А как это можно запретить?

[Владимир]

Если принадлежат одной цепи есть еще правило Hole to Hole
Задайте минимальную величину

[Gennaj]

Если принадлежат одной цепи есть еще правило Hole to Hole
Задайте минимальную величину

Другой вариант - правило IsVia - IsVia с областью применения "Any Net".

[avr90]

У меня сейчас заданы следующие правила:

для Clearance_Top_ViaToVia задано ExistsOnLayer('Top') And IsVia зазор 0.2мм
для Clearance_Bot_ViaToVia задано ExistsOnLayer('Bot') And IsVia зазор 0.2мм
для Clearance_Design_HoleToHole задано (IsVia Or IsThruPin) зазор 0.2мм

Эти правила появились при переносе платы из PCAD
Не помогает... всё равно некоторые переходные налезают друг на друга.

[Gennaj]

У меня сейчас заданы следующие правила:

для Clearance_Top_ViaToVia задано ExistsOnLayer('Top') And IsVia зазор 0.2мм
для Clearance_Bot_ViaToVia задано ExistsOnLayer('Bot') And IsVia зазор 0.2мм
для Clearance_Design_HoleToHole задано (IsVia Or IsThruPin) зазор 0.2мм

Эти правила появились при переносе платы из PCAD
Не помогает... всё равно некоторые переходные налезают друг на друга.

Что-то слишком сложно.
Вот снимок правил реального проекта, в котором правило для переходных отверстий нормально работает.
Обратите внимание на слова "Any Net"!!!

Эскизы прикрепленных изображений

 

[avr90]

Помогло, спасибо....