Мда-а, с докой у Марвела просто пепец ...
MobileDDR, кроме меньшего напряжения и интерфейс имеют не SSTL а LVCMOS.
Нельзя понять однозначно из доки какой интерфейс (в случае с SSTL терминация нужна ...) выдаст PXА320
В DG на проц вообще упоминания на SSTL нет (кроме одного параграфа о режиме энергопотребления с общими фразами), из картинок рекомендуемых линий связи с DDR следует что все-таки не SSTL.
В EMTS (электрическая и механическая спецификация) на проц в описании сигналов DDR уже появляется ссылка на SSTL, тут же вскользь отсылают за разъяснениями в описание на контроллер памяти и указывают биты (по названию, управляющие типом интерфейса DDR), а в описании на контроллер памяти этих битов управления и в помине нет
Таким макаром запросто 2-3k$ на создание прототипа в трубу вылетят