Еще несколько вопросов по Экспедишн Опции

[grey]

1. Какова минимальная точность выравнивания проводников между собой при помощи CES?
2. Каким инструментом лучше воспользоваться, если необходимо выровнять несколько проводников на плате в группе между собой, но с учетом разной длины проводников внутри чипа до его выводов?

[fill]

1. Какова минимальная точность выравнивания проводников между собой при помощи CES?
2. Каким инструментом лучше воспользоваться, если необходимо выровнять несколько проводников на плате в группе между собой, но с учетом разной длины проводников внутри чипа до его выводов?

1. Определенных данных нет, в некоторых случаях выравнивает в 0.
2. CES закладка Parts столбец Pin_Package_Length - добавляется к длине трассы и отслеживается суммарная длина при выравнивании

[Harbour]

А вот N лет назад было озвучен проект некой книги по DxD/Expedition - интересует когда или уже все ?

[grey]

Как правильно использовать микровиа? Стек ПО уже создан, хотелось бы понять как правильно его использовать в проекте, чтобы размещать ПО на КП и использовать только определенные слои (скажем 1-2 слои).

[avesat]

А вот N лет назад было озвучен проект некой книги по DxD/Expedition - интересует когда или уже все ?

А смысл? Или после каждого обновления выпускать новую книгу а документацию на русский мегратек и так почти всю переводит

[grey]

Про N лет все как раз понятно - человеческий фактор помноженный на слабый спрос.
А вот мне на вопрос так никто и не черкнул ничего.

А смысл? Или после каждого обновления выпускать новую книгу а документацию на русский мегратек и так почти всю переводит

Кстати, насчет переводов, а где можно отрыть упоминаемую вами документацию по CES? На Мегратеке ее вроде как нету.

Объявился еще один вопрос. При заливке плейна процессором, он почему-то создает термопереходы только для виа а для ПО и КП отказывает мне в этой услуге. На скриншоте подсвечены все три объекта. Возможно кто-нибудь снизойдет до меня и подскажет в чем может иметь место проблема.

Эскизы прикрепленных изображений

 

[grey]

И еще вопрос. Какими лучше инструментами воспользоваться и какие галки где поставить, дабы провести, скажем, ту же диф.пару но с разными ширнами проводов и зазорами для них на разных участках по телу проводников. Можно ли сию операцию провести в автомате?

[fill]

Как правильно использовать микровиа? Стек ПО уже создан, хотелось бы понять как правильно его использовать в проекте, чтобы размещать ПО на КП и использовать только определенные слои (скажем 1-2 слои).

В CES (столбец Via_Assigments) задается порядок применения ПО для каждого класса.
В Editor_Control>Pad_Entry правила размещения ПО на каждом типе КП

И еще вопрос. Какими лучше инструментами воспользоваться и какие галки где поставить, дабы провести, скажем, ту же диф.пару но с разными ширнами проводов и зазорами для них на разных участках по телу проводников. Можно ли сию операцию провести в автомате?

CES>Constarain_Classes>Nets для каждой пары pin-to-pin можно задать From_To_Constraints - слой-ширина-импеданс

Все правила CES выполняются в том числе и автоматом.

Про N лет все как раз понятно - человеческий фактор помноженный на слабый спрос.
А вот мне на вопрос так никто и не черкнул ничего.
Кстати, насчет переводов, а где можно отрыть упоминаемую вами документацию по CES? На Мегратеке ее вроде как нету.

Объявился еще один вопрос. При заливке плейна процессором, он почему-то создает термопереходы только для виа а для ПО и КП отказывает мне в этой услуге. На скриншоте подсвечены все три объекта. Возможно кто-нибудь снизойдет до меня и подскажет в чем может иметь место проблема.

1. В двух новых тренингах по DxD и Exp есть глава посвященная CES.
Перевод полного тренинга по CES в стадии разработки.

2. Разве via и ПО это не одно и тоже? Насчет МО и КП можно сказать только имея перед глазами сам проект (слишком много возможных причин - и главная из них "человеческий фактор" )

[expflash]

Объявился еще один вопрос. При заливке плейна процессором, он почему-то создает термопереходы только для виа а для ПО и КП отказывает мне в этой услуге. На скриншоте подсвечены все три объекта. Возможно кто-нибудь снизойдет до меня и подскажет в чем может иметь место проблема.

Это что шутка?! У тебя термопереходы маской закрыты.

[grey]

Это что шутка?! У тебя термопереходы маской закрыты.

А как ты догадался?

Сообщение отредактировал grey - May 15 2008, 11:11

[grey]

CES>Constarain_Classes>Nets для каждой пары pin-to-pin можно задать From_To_Constraints - слой-ширина-импеданс

Все правила CES выполняются в том числе и автоматом.

А можно подробнее как эксплуатировать From_To_Constraints а то что-то не очень понятно как его вообще назначать и как его использовать, если мне надо, скажем, провести дифпару по одному слою с одними зазорами/ширинами а потом прыгнуть на другой и уже после ПО вести ту же дифпару но уже с другими зазорами/ширинами и так до следующего ПО и следующих слоя/зазоров/ширин.

[fill]

А можно подробнее как эксплуатировать From_To_Constraints а то что-то не очень понятно как его вообще назначать и как его использовать, если мне надо, скажем, провести дифпару по одному слою с одними зазорами/ширинами а потом прыгнуть на другой и уже после ПО вести ту же дифпару но уже с другими зазорами/ширинами и так до следующего ПО и следующих слоя/зазоров/ширин.

У вас для каждого класса есть параметры ширина на каждом слое и зазор в диф. паре на каждом слое. Согласно этому и получится что например по слою 1 будет одна ширина зазор, поставили ПО, перешли в слой 2 и далее получили другую ширину-зазор и т.д. Т.е. в вашем случае достаточно базовых параметров Класса Цепей.

[grey]

У вас для каждого класса есть параметры ширина на каждом слое и зазор в диф. паре на каждом слое. Согласно этому и получится что например по слою 1 будет одна ширина зазор, поставили ПО, перешли в слой 2 и далее получили другую ширину-зазор и т.д. Т.е. в вашем случае достаточно базовых параметров Класса Цепей.

Ну наконец-то мне кто-то ответил. Спасибо, сразу и не сообразил. Возник еще один вопрос - а как можно указать Экспедишну, чтобы можно было ставить ПО на ПО с перекрытием или встык не отключая проверку DRC?

И все-таки, как пользоваться From_To_Constraints непонятном. Создал я пару, для каждого проводника создал netline order, получил список from-to, увидел его с помощью команды Filters-Levels-FromTos а дальше чего делать-то? Поле From_To_Constraints неактивно, ввести данные нельзя.

[fill]

Ну наконец-то мне кто-то ответил. Спасибо, сразу и не сообразил. Возник еще один вопрос - а как можно указать Экспедишну, чтобы можно было ставить ПО на ПО с перекрытием или встык не отключая проверку DRC?

И все-таки, как пользоваться From_To_Constraints непонятном. Создал я пару, для каждого проводника создал netline order, получил список from-to, увидел его с помощью команды Filters-Levels-FromTos а дальше чего делать-то? Поле From_To_Constraints неактивно, ввести данные нельзя.

Посмотрите Setup>Seup_Parameters>Via_Clearances

К сожалению From_To для диф. пар не работают.

[rv3dll(lex)]

в 2007 всегда а вот в 2004 подключение полигона к площадке не произойдёт если грагица полигона не дотянется до середины площадки

[grey]

Посмотрите Setup>Seup_Parameters>Via_Clearances

К сожалению для диф. пар не работают.

А где работает, а то я что-то на отдельном проводнике попробовал а там From_To даже не подсвечиваются?

[fill]

А где работает, а то я что-то на отдельном проводнике попробовал а там From_To даже не подсвечиваются?

[attachment=21289:attachment]

[grey]

Да, спасибо, вроде работает.

Еще вопросы.
1.Почему-то, когда веду диф.пару и хочу перейти на другой слой он ставит ПО по команде F10 со странным зазором между ними 7,0919th. При если этом в CES ставить зазор виа-виа более этого числа 7,0919th, Экспедишн выдерживает больший зазор. Если меньше, Экспедишн выдерживает 7,0919th.
2.Каким образом можно заставить Экспедишн ставить ПО не под углом к линии установки компонента (как на скриншоте) а параллельно?

Эскизы прикрепленных изображений

 

[fill]

Да, спасибо, вроде работает.

Еще вопросы.
1.Почему-то, когда веду диф.пару и хочу перейти на другой слой он ставит ПО по команде F10 со странным зазором между ними 7,0919th. При если этом в CES ставить зазор виа-виа более этого числа 7,0919th, Экспедишн выдерживает больший зазор. Если меньше, Экспедишн выдерживает 7,0919th.
2.Каким образом можно заставить Экспедишн ставить ПО не под углом к линии установки компонента (как на скриншоте) а параллельно?

1. Посмотрите на другие зазоры - у вас там их много - ведь ПО это комплексный элемент.
2. нажимая F9 подберите нужную

[grey]

1. Посмотрите на другие зазоры - у вас там их много - ведь ПО это комплексный элемент.
2. нажимая F9 подберите нужную

1.Посмотрел уже все, ума не приложу где еще посмотреть. Пробовал и CES использовать и Setup>Setup_Parameters>Via_Clearances - одни и те же яйца, только с разных ракурсов. Да и числа я такого 7,0919th нигде не встретил.
2.Спасибо.

3.Как задать Экспедишну2005.3, чтобы он выравнял два или больше ответвлений-сегментов диф.пары между ПО?

[fill]

1.Посмотрел уже все, ума не приложу где еще посмотреть. Пробовал и CES использовать и Setup>Setup_Parameters>Via_Clearances - одни и те же яйца, только с разных ракурсов. Да и числа я такого 7,0919th нигде не встретил.
2.Спасибо.

3.Как задать Экспедишну2005.3, чтобы он выравнял два или больше ответвлений-сегментов диф.пары между ПО?

1. Без проекта не отвечу.

3. ПО не являются логическим компонентом цепи.
Я так понимаю, скорее всего вы хотите получить нечто подобное www.megratec.ru\data\ftp\exp_movie\new\T-ShapeDIffPairs.avi

[grey]

1. Без проекта не отвечу.

3. ПО не являются логическим компонентом цепи.
Я так понимаю, скорее всего вы хотите получить нечто подобное www.megratec.ru\data\ftp\exp_movie\new\T-ShapeDIffPairs.avi

1. Возможно, поможет информация, что когда я по F10 ставлю ПО на диф.пару, то она ставится с зазором 7,0919th. А потом вручную пытаюсь сдвинуть ПО поближе друг к другу и Экспедишн позволяет мне это сделать до зазора указанного в CES(либо Setup>Setup_Parameters>Via_Clearances).

3.Вообще-то я хотел бы выравнять сегменты
а) A и B между собой (помечены на картинке)
б) C,D,E и F между собой.
И самое главное, сделать это в 2005сп3 Экспедишне. А ваш пример, я так ощущаю, сделан в 2007. Хотя тоже самое мне интересно было бы улицизреть и для 2007.

Эскизы прикрепленных изображений

 

[grey]

А мне тут никто ничего не ответит? Хоть бы для Экспедишн2007.

[avesat]

Читайте мануал на CES, не у всех есть куча времени создавать проект под вас и делать часть вашей работы, или говорите конкретно что у вас не получается.

[grey]

Читайте мануал на CES, не у всех есть куча времени создавать проект под вас и делать часть вашей работы, или говорите конкретно что у вас не получается.

Мануал уже читал, не спасает. Проект создавать не надо, надо просто поделиться опытом. Кто и как, по какому алгоритму трассировал такие цепи. Потому что, кроме как руками подгонять сегменты, я иной альтернативы не вижу.

Создаю дифпару, провожу сегменты, как нарисовано на рисунке. Зазоры Экспедишн выдерживает, длины у проводников разные с дельтой в 40th(хотелось бы лучше). Подгонка по Match и Tune_Delay ситуацию не улучшает. Но это что касается подгонки общей длины.

Меня больше волнует подгонка сегментов. Как подгонять сегменты между собой я вообще не представляю, кроме как вышеуказанным ручным методом с превеликим геморроем. Виртуальные пины на дифпары поставить нельзя. А следовательно и формулы не применишь. При попытке сменить тип топологии с Custom на HTree ругается, что разорвет пару.

Эскизы прикрепленных изображений

 

[rv3dll(lex)]

когда наконец разработчики Мегратек поймут что при надатии на вывод элемента очень интересно смотреть не только электрическую цепь, но и конкретное название цепи и видеть его сразу не тыкая лишний раз никуда мышкой. Не только конструктор-разработчик плат смотрит плату.?????

[fill]

Мануал уже читал, не спасает. Проект создавать не надо, надо просто поделиться опытом. Кто и как, по какому алгоритму трассировал такие цепи. Потому что, кроме как руками подгонять сегменты, я иной альтернативы не вижу.

Создаю дифпару, провожу сегменты, как нарисовано на рисунке. Зазоры Экспедишн выдерживает, длины у проводников разные с дельтой в 40th(хотелось бы лучше). Подгонка по Match и Tune_Delay ситуацию не улучшает. Но это что касается подгонки общей длины.

Меня больше волнует подгонка сегментов. Как подгонять сегменты между собой я вообще не представляю, кроме как вышеуказанным ручным методом с превеликим геморроем. Виртуальные пины на дифпары поставить нельзя. А следовательно и формулы не применишь. При попытке сменить тип топологии с Custom на HTree ругается, что разорвет пару.

2007 [attachment=21794:attachment]

[Anchic]

Работаю в ЕЕ2007. Точно такая же задача при разводке одной диф. пары: сделать два одинаковых ответвления. Сначала просто развела диф. пару как мне нужно. Но потом узнала, что в этой версии можно на диф. пару задавать Virtual Pin. Тип топологии сделала T-shape, как показано в приведенном ролике. Создались два виртуальных пина. Но не могу их сдвинуть с места - нужно совместить с переходными отверстиями, от которых происходит разветвление.

Прикрепленные файлы

 VP.bmp ( 1.4 мегабайт ) Кол-во скачиваний: 37

 

[grey]

2007 [attachment=21794:attachment]

А какой у вас тип топологии?

[fill]

А какой у вас тип топологии?

Custom

[grey]

Custom

Тогда, если не сложно, опишите последовательность действий. Потому как у меня Экспедишн2007 и при топологии Custom он виртуальные пины сажать на дифпару не позволяет. Place_VP не подсвечена.

Эскизы прикрепленных изображений

 

[Mahim]

Добрый день, установил 2007 Експедишн, появился вопрос, при создании панели не загружается информация о плате, выводится только ее ориджн, до этого все было нормально, так же при открытии старых панелей происходит почти тоже самое, правда при этом хотябы контур плат выводится. Если кто сталкивался с такой проблемой помогите.

[fill]

Тогда, если не сложно, опишите последовательность действий. Потому как у меня Экспедишн2007 и при топологии Custom он виртуальные пины сажать на дифпару не позволяет. Place_VP не подсвечена.

К сожалению проект утерян при переходе на новую машину, а новый создавать пока нет времени. Попробуйте разбить диф. пару и добавить виртуальные пины, а затем уже объединить в диф. пару. Хотя, насколько я помню, у меня получалось и при диф. паре.

Работаю в ЕЕ2007. Точно такая же задача при разводке одной диф. пары: сделать два одинаковых ответвления. Сначала просто развела диф. пару как мне нужно. Но потом узнала, что в этой версии можно на диф. пару задавать Virtual Pin. Тип топологии сделала T-shape, как показано в приведенном ролике. Создались два виртуальных пина. Но не могу их сдвинуть с места - нужно совместить с переходными отверстиями, от которых происходит разветвление.

Зайдите в режим графического редактирования соединений (Route>Netline_Manipulation) и передвиньте.