Topor vs Specctra, оценка наводок в Hyperlynx Опции

[Жека]

Приветствую всех.
Исходная плата имеет следующие параметры - 1095 цепей, 979 элементов, 285х132 мм, проводник-зазор 0.13-0.13 мм, 4 сигнальных слоя и 2 слоя питания.
Плата была разведена в Спектре и TopoR 4.1, после чего 2 топологии промоделированы в HyperLynx 7.1
Вид моделирования - Quick analysis, Show crosstalk strength estimates. Параметры стэкапа и характеристики пинов для обеих топологий одинаковые.
На выходе получили такие 2 отчета (см. приложение)

Как их можно прокомментировать? У Спектры ситуация с наводками отвратительная, 1.2V максимум. Топоровская топология не дает ни одного превышения над 100mV.
Интересно послушать ваше мнение на этот счет

Прикрепленные файлы

 Reports.rar ( 9.53 килобайт ) Кол-во скачиваний: 128

 

[Uree]

Похоже ГиперЛинкс не нашел параллельных дуг, не более того Вот и нулевой результат в отчете. Только не нужно обольщаться в этом случае - это не значит что там НЕТ наводок, ГиперЛинкс их просто НЕ НАШЕЛ. А после Спекктры естесственно топология поддающаяся анализу, соответственно и результаты есть. А насчет отвратительно... не сказал бы. Была у меня плата, которая после моделирования показывала худшие цепи на уровне 1.4В кроссталки и ничего, нормально работает.
Опять же - идет расчет кроссталков на худший случай, наводка считается максимальная, при синхронном воздействии всех перечисленных агрессоров. А это ситуация почти нереальная. Во-первых все сигналы клацают по своему, во-вторых даже в случае синхронного переключения всех сигналов есть разница в моментах фронтов, в итоге кроссталк "размажется" по времени с одновременным снижением амплитуды.
Так что успехов с ТопороМ

[Жека]

Похоже ГиперЛинкс не нашел параллельных дуг, не более того Вот и нулевой результат в отчете.

Похоже, Вы не следите за развитием TopoR В этой топологии нет НИ ОДНОЙ дуги, можете заценить. А вот параллельные участки значительно короче - это да.
Насчет синхронности воздействия агрессоров - Вы можете гарантировать, что она не произойдет? Уверен, что нет. И к такой ситуации Топор оказывается готов куда лучше Спектры. То, что у Вас плата работает в данных условиях при такой высокой наводке, еще не говорит о бессмысленности мер по снижению наводок. Да, на этот раз пронесло - пронесет ли на следующий?

Прикрепленные файлы

 Bench_TOP.rar ( 602.71 килобайт ) Кол-во скачиваний: 136

 

[bigor]

В этой топологии нет НИ ОДНОЙ дуги, можете заценить. А вот параллельные участки значительно короче - это да.

А кросталки появляются только в паралельных отрезках или дугах?
Так получается?
А если два проводника, рядом проходящие, не паралельны, а имеют угол схождения, предположим в 5 градусов, то они взаимного влияния друг на дружку оказывать не будут?

[Uree]

)))))))
Т.е. Вы считаете, что если параллельность(100%-ная) не обеспечивается то там нет наводок??? Бедные антенны, как же они тогда работают? Боюсь, найти обычную антенну, АБСОЛЮТНО точно установленную по отношению к передающей не получится. Вот только приему сигнала это не мешает. Хотите подробней - диаграмма направленности диполя, это именно тот случай. А если смотреть глобально, то параллельностей в этой плате хватает будь здоров.

[Guest_orthodox_*]

)))))))
Т.е. Вы считаете, что если параллельность(100%-ная) не обеспечивается то там нет наводок??? Бедные антенны, как же они тогда работают? Боюсь, найти обычную антенну, АБСОЛЮТНО точно установленную по отношению к передающей не получится. Вот только приему сигнала это не мешает. Хотите подробней - диаграмма направленности диполя, это именно тот случай. А если смотреть глобально, то параллельностей в этой плате хватает будь здоров.

Непонятная агрессия. Была бы понятнее с цифрами для конкретного случая.
А без цифр каждый может - к примеру, сказать что параллельные с минимальным зазором по всей длине и непараллельные даже с малым углом - две очень большие разницы. Кто импульсные трансформаторы сам делал для лучшей связи - поймет легко. А уж в соседних слоях непараллельность совсем хорошо работает, вернее, неотогональность - редко когда совпадут проводники , в основном пересекаются - и в разные стороны...

Н-да... Начинаю привыкать к стилю Топора... Но пока все еще ровняю проводники под 90/45, скоростных проектов нету. А были б - не ровнял бы....

Так что зря Вы так наехали. Разница реально может набежать не малая... Топор - другой. А все крупные отличия часто набираются из мелочей.

[Uree]

Непонятная агрессия

...параллельные с минимальным зазором по всей длине и непараллельные даже с малым углом - две очень большие разницы

Да никакой агрессии, я же улыбался в самом начале ответа, и сейчас улыбаюсь
А насчет больших разниц - читайте книги, лучше всего по электродинамике. И посмотрите на диаграмму направленности диполя, при при отклонениях в единицы-десяток градусов уровень наведенной ЭДС уменьшается на проценты. Вот Вам и большая разница. Нет ее, большой, есть очень небольшая, скажем так, непринципиальная...

[Guest_orthodox_*]

Да никакой агрессии, я же улыбался в самом начале ответа, и сейчас улыбаюсь
А насчет больших разниц - читайте книги, лучше всего по электродинамике. И посмотрите на диаграмму направленности диполя, при при отклонениях в единицы-десяток градусов уровень наведенной ЭДС уменьшается на проценты. Вот Вам и большая разница. Нет ее, большой, есть очень небольшая, скажем так, непринципиальная...

Однако если проводники чем-то нагружены , разница будет. Допустим, речь идет о взаимных наводках из пары в пару с 50 ом источником - приемником... То есть на практике лучше параллельно не вести...

[atlantic]

Однако если проводники чем-то нагружены , разница будет. Допустим, речь идет о взаимных наводках из пары в пару с 50 ом источником - приемником... То есть на практике лучше параллельно не вести...

Особенно диф.пары:-)
Может дело в расстоянии между ними и длительности трасс? :-)

Давно хотел спросить, а вот и случай.
Народ, кто использует этот преславутый ГиперЛинкс скажите, а действительно он помогает на практике или он больше похож на бюро прогноза погоды?

Например, у кого нибудь была практическая ситуация, когда сделали плату без моделирования, и полученная плата сбоит, потом нашли осциллографом наводку. Ну и в результате(по факту), потом промоделировали и на гиперлинкс и увидили это "гнилое" место, и после этого без моделирования платы ни на какую "рыбалку"?

[bigor]

Была бы понятнее с цифрами для конкретного случая.

С цифрами? Пожалуйста , их есть у меня:
Если взаимное влияние двух соседних паралельных проводников принять за 100%, то при угле схождения в 5 градусов, это взаимное влияние составит 99,6%. При угле 15 градусов - 96,6%. При 25 градусах - ~90%. При 45 градусах - ~70%.
Так что непаралельность в Топоре никакой принципиальной роли на кросталки не имеет. Ослабление взаимного влияния минимально, если не сказать - несущественно.

[Uree]

Особенно диф.пары:-)
Может дело в расстоянии между ними и длительности трасс? :-)

Давно хотел спросить, а вот и случай.
Народ, кто использует этот преславутый ГиперЛинкс скажите, а действительно он помогает на практике или он больше похож на бюро прогноза погоды?

Например, у кого нибудь была практическая ситуация, когда сделали плату без моделирования, и полученная плата сбоит, потом нашли осциллографом наводку. Ну и в результате(по факту), потом промоделировали и на гиперлинкс и увидили это "гнилое" место, и после этого без моделирования платы ни на какую "рыбалку"?

С наводками хуже - осциллограф уже меняет картинку за счет внесения изменений в линию. Поэтому там больше модель. А вот собственно форму сигнала проверить, выбросы, завал фронтов, тут ГиперЛинкс помогает - реальная картинка на плате очень похожа на модель, естественно при использовании правильных моделей.

[Жека]

С цифрами? Пожалуйста , их есть у меня:
Если взаимное влияние двух соседних паралельных проводников принять за 100%, то при угле схождения в 5 градусов, это взаимное влияние составит 99,6%. При угле 15 градусов - 96,6%. При 25 градусах - ~90%. При 45 градусах - ~70%.
Так что непаралельность в Топоре никакой принципиальной роли на кросталки не имеет. Ослабление взаимного влияния минимально, если не сказать - несущественно.

Спасибо, давно так не смеялись Умение считать косинус угла рулит!
А теперь, внимание, правильный ответ. На картинке представлены тестовые "платы".
Расчет наводок показал следующее
при параллельных проводниках - 101 мВ
при расхождении на 5 градусов - 26 мВ
при расхождении на 15 градусов - меньше пороговой величины Hyperlynx, 10 мВ.

Так что не надо делать громкие заявления, не проверив их

Эскизы прикрепленных изображений

 

[bigor]

Например, у кого нибудь была практическая ситуация, когда сделали плату без моделирования, и полученная плата сбоит, потом нашли осциллографом наводку.

Достаточно простые устройства, работоспособность (не количественно, а качественно естественно) которых можно определить осциллографом, и моделить особой необходимости нету.
А промерить на реальной плате сигналы в 600-800МГц, скажем, это не всякий осциллограф может. Нужна специальная техника, как правило очень дорогая.
Так что сопоставить результаты моделирования и реальные измерения на сложных устройствах вряд ли возможно.
Что касается "бюро прогнозов" - близкая аналогия. Только это бюро тем точнее, чем лучше человек, который моделирует, понимает что он хочет и какие факторы и к каким последствиям могут привести.

при параллельных проводниках - 101 мВ
при расхождении на 5 градусов - 26 мВ
при расхождении на 15 градусов - меньше пороговой величины Hyperlynx, 10 мВ.

А теперь реальные измерения в студию, плиз.
А так же математику и физику процессов .

[Uree]

Расчет наводок показал следующее
при параллельных проводниках - 101 мВ
при расхождении на 5 градусов - 26 мВ

Все, институты по антеннам можно упразднять Такие направленности... чем они там занимаются! Вот где открытие

[Жека]

А теперь реальные измерения в студию, плиз.
А так же математику и физику процессов .

Реальные измерения еще не готовы
А физика базируется на следующем уравнении
P = Pt / (4*Pi*R^2)
где P - наведенная на антенну мощность, Pt - мощность источника, Pi - число Пи, R - расстояние между источником и антенной. Таким образом, наведенная мощность убывает с квадратом расстояния между проводником-агрессором и проводником-жертвой.
Нужно объяснять, как увеличивается расстояние между непараллельными проводниками?

[Uree]

Ну если уж на то пошло, то формулу не помню, но мощность убывает пропорционально 4-й степени расстояния, а не квадрату. Вот только в приведенной Вами формуле углов нет... А если посмотреть насколько это растояние изеняется при углах в единицы градусов, то изменение очень незначительное.

[Жека]

Ну если уж на то пошло, то формулу не помню, но мощность убывает пропорционально 4-й степени расстояния, а не квадрату. Вот только в приведенной Вами формуле углов нет... А если посмотреть насколько это растояние изеняется при углах в единицы градусов, то изменение очень незначительное.

Солженицына не читал, но осуждаю Вспоминайте, это интересно

Изменение незначительное в сравнении с чем? в сравнении с шириной дорожки оно весьма существенно.
При длине проводника 18мм, начальном расстоянии 0.65мм и угле 5 градусов финальное расстояние составит 2.6мм - то есть увеличится в 4 раза. А ведь 18мм это очень немного

[bigor]

Нужно объяснять, как увеличивается расстояние между непараллельными проводниками?

Если не затруднит

[Yuri Potapoff]

Что вы спорите. Есть такой продукт Microwave Office, он вам честно посчитает связь между двумя линиями через электродинамику. Я сейчас набросал схемку. 50-омный проводник длинной 100 мм, для простоты на 1 мм поликоре. Рядом с ним параллельно с зазором 1 мм такой же проводник. Связь в полосе от 1 до 5 гиг оплучается от -12 до -1 дБ.

Далее сдвигаю один порт на 1 мм дальше, то есть наклон 2:100. Связь ухудшается на 1.5 дБ.

При наклоне 3:100 связь ухудшается на 4 дБ.

При наклоне 4:100 связь ухудшается на 6 дБ.

Дальше - больше

Лень пересчитывать в вольты, но очень похоже на цифры Жеки.

[Ковылин_Констант...]

А теперь если обратно посмотреть справа-налево, то проводники то сужаются. Нарисовать схемку аналогичную? Она будет выглядеть так: 1-я схема два параллельных проводника через два вывода) 2-я схема два проводника с наклоном - слева через один вывод а справа через два. И наконец ... схема номер три - слева два проводника подключены подряд, а справа через два вывода.

Думаю не надо рассчётов, чтобы увидеть что схема номер один победила и имеет минимальную связь.

И это опровергает гипотезу о фатальном влиянии углов.

А вот что после топора программа показала значительное уменьшение взаимного влияния - это интересно. Жаль топор для меня несьедобный - не хватает функционала.

Сообщение отредактировал Ковылин_Константин - May 29 2008, 14:01

[bigor]

Думаю не надо рассчётов, чтобы увидеть что схема номер один победила и имеет минимальную связь.

2 Жека.
Промоделите пожалуйста вот такие три варианта: для паралельных проводников, сходящихся под углом 4 градуса и сходящихся под углом 8 градусов.
Интересно узнать результаты

Эскизы прикрепленных изображений

 

[Жека]

Думаю не надо рассчётов, чтобы увидеть что схема номер один победила и имеет минимальную связь.
И это опровергает гипотезу о фатальном влиянии углов.

А ее никто не выдвигал
Углы увеличивают среднее расстояние между проводниками. Поэтому схема номер 1 рулит, ибо у нее среднее расстояние максимально. А на моих картинках наоборот, выигрывает нижняя. Так что здесь нет никаких противоречий

[bigor]

Углы увеличивают среднее расстояние между проводниками.

С чего бы это вдруг углы увеличивают расстояние?
Мы ведь речь ведем об кросталках в паралельных и непаралельных линиях. Не так ли? Значит, для адекватного сравнения, "среднее расстояние" между проводниками менятся не должно. Должен менятся только угол схождения этих проводников.
А то Вы, уважаемый, меняете расстояние, "среднее" как Вы изволили выразится, в разы при моделировании и утверждаете после этого что:

при параллельных проводниках - 101 мВ
при расхождении на 5 градусов - 26 мВ
при расхождении на 15 градусов - меньше пороговой величины Hyperlynx, 10 мВ

В выше приведенной Вами формуле

P = Pt / (4*Pi*R^2)

Вы просто меняете R никак не учитывая угол.
Т.е. сравниваете проводники с разным расстоянием между собой, а не проводники расположенные под разными углами.
Некорректное сравнение. ИМХО
Не находите?
А вот если Вашу формулу записать в общем виде, а не в частном, (см. учебники физики для студентов хотя бы: Сивухин Д.В. Общий курс физики, т.3, §§ 5 - 8, 13, 53) станет понятно откуда взялся косинус угла.

[Guest_orthodox_*]

А то Вы, уважаемый, меняете расстояние, "среднее" как Вы изволили выразится, в разы при моделировании и утверждаете после этого что:

Большей частью взаимное непонимание связано с тем, что от практики плавно перешли к теории.
Собственно, это Топор среднее расстояние меняет в разы. За счет возможности вести трассу под разными углами, и того, что эта возможность выгодна алгоритму (тому що заодно длину минимизирует, что тоже благотворно)

...серьезные выигрыши складываются из мелочей...

Забавно другое - допустим, мне это не надо сильно пока - но я пользуюсь Топором (из-за других выгод). А кому критичны взаимные наводки мог бы попробовать уже... По функционалу, кстати, полезно с командой переписываться - реальные вещи они принимают, и, что главное - реализуют. Проверено.
И потому...Жека, посыпьте голову пеплом, пожалуйста. На харакири неупоминание о среднем расстоянии вроде не тянет. Потому что нет столько вины - вы ж рассчитывали на понимание...это законно... как я раньше думал...

__________________________________________________________________
Завидую людям, которые знают ноты... Но мне уже опять пора играть...

[Эляна]

С чего бы это вдруг углы увеличивают расстояние?
Мы ведь речь ведем об кросталках в паралельных и непаралельных линиях...

Уважаемый bigor, речь идет именно о перекрестных помехах в параллельных и непараллельных линиях (см. Жекину картинку), причем на печатной плате. Минимальное расстояние между проводниками (оно же расстояние между параллельными линиями) задается правилами трассировки, поэтому увеличение угла естественно увеличивает среднее расстояние, как Вы точно заметили, в разы, и в этом-то главная суть. Ваши картинки некорректны, поскольку в непараллельных вариантах (Ваших) не выдерживаются правила трассировки (нарушение DRC).
Замечу, что уменьшение наводок на полтора порядка не чья-то выдумка, а результаты расчетов HyperLinx. Microwave Office, как мы поняли из опытов г-на Потапова, против подобного факта не возражает. То, что этот факт не устраивает конкретного человека, никак не изменяет ситуации. Кстати, то, что это расчеты для худшего случая никак не влияет на относительное (TopoR/Specctra) значение максимальной помехи: полтора порядка останутся, даже если в спекктровском варианте помехи будут в норме.
Добавлю, что непараллельность в данном вопросе важный, но не решающий фактор.
Второй важный фактор – наличие в TopoRe двух зазоров при трассировке – минимального (в узких местах) и желательного (во всех остальных), причем они могут различаться в разы. В свободных местах проводники отодвигаются, обеспечивая зазор вплоть до желательного. А вот, наличие таких свободных мест обеспечивает третий фактор – существенно более глубокая оптимизация трассировки.
На рассматриваемой плате по сравнению со спекктровской разводкой “ушло” 1714 межслойных переходов и 9,5 метров проводников. На плате стало значительно свободнее, можно существенно увеличить желательные зазоры, регулируя в широких пределах уровень перекрестных помех, причем без перетрассировки платы.
На получение такого результата в TopoRe нужен один день (включая ручную доводку).
Сколько времени необходимо Вам, чтобы развести ее, обеспечив такой же расчетный уровень перекрестных помех?

Сообщение отредактировал Эляна - Jun 1 2008, 16:57

[Жека]

С чего бы это вдруг углы увеличивают расстояние?
Мы ведь речь ведем об кросталках в паралельных и непаралельных линиях. Не так ли? Значит, для адекватного сравнения, "среднее расстояние" между проводниками менятся не должно. Должен менятся только угол схождения этих проводников.

Уточню, речь идет об алгоритме Hyperlynx. Он, судя по всему, делает следующее - аппроксимирует отрезок, идущий под "хитрым" углом, превращая его в набор горизонтальных или вертикальных ступенек.
Чем меньше размер ступеньки, тем корректнее эта операция. А в пределах каждой ступеньки можно говорить о ее расстоянии до другой. Такая дискретизация - основа большинства современных САПР, и мне даже неловко объяснять эти азбучные вещи

И потому...Жека, посыпьте голову пеплом, пожалуйста. На харакири неупоминание о среднем расстоянии вроде не тянет. Потому что нет столько вины - вы ж рассчитывали на понимание...это законно... как я раньше думал...

Не проблема... подставляйте голову, пепла на всех хватит Понимание - процесс двусторонний

[bigor]

Чем меньше размер ступеньки, тем корректнее эта операция.

А на сколько правомерно говорить о влиянии такой ступеньки или на такую ступеньку, если длинна ее меньше геомерии (ширины, толщины проводника)?
Или физику процессов при моделировании уже учитывать не обязательно?
P.S. Как на счет результатов моделирования на основе скринов, мною приведенных. Не озвучите данные?

[Жека]

А на сколько правомерно говорить о влиянии такой ступеньки или на такую ступеньку, если длинна ее меньше геомерии (ширины, толщины проводника)?
Или физику процессов при моделировании уже учитывать не обязательно?

Вообще-то на эти вопросы могут ответить только творцы Hyperlynx. Пока я не установил размеры ступеньки

P.S. Как на счет результатов моделирования на основе скринов, мною приведенных. Не озвучите данные?

Пожалуйста
1 рисунок - 9 мВ
2 рисунок - 11 мВ
3 рисунок - 20 мВ

Однако о чем это говорит? Во-первых, у нас нет возможности играть шагом микросхемы
Во-вторых, в большинстве случаев мы не можем подключать к микрушке цепи через 1-2-3 вывода. Поскольку цепей много, а выводов мало.
Зато мы легко можем, выводя от микросхемы шину, как можно сильнее разнести цепи друг от дружки.
Но легко это будет только в Топоре, потому что
а) цепи пойдут под любыми углами
б) есть возможность задавать желательный зазор (а не только минимальный)

[bigor]

Пожалуйста
1 рисунок - 9 мВ
2 рисунок - 11 мВ
3 рисунок - 20 мВ
Однако о чем это говорит?

Обратите внимание, Евгений, все три варианта имеют одинаковое "среднее" расстояние между линиями. Различается лишь наклон проводников.
Но вариант с паралельными проводниками имеет наименьшее взаимное влияние.

Во-первых, у нас нет возможности играть шагом микросхемы

И не надо. Микросхемы там нарисованы чисто условно.
Я не задавался целью моделить реальную схему. Целью было показать, что при прочих равных условиях проводники, расположенные паралельно, но на достаточном расстоянии друг от друга, лучше защищены от взаимного влияния, чем проводники расположенные под произвольными углами, но с таким же "средним" расстоянием.

Зато мы легко можем, выводя от микросхемы шину, как можно сильнее разнести цепи друг от дружки.

Ну и последнее. Имеем два варианта разводки. Одна в классическом виде, другая в стиле Топора (скрины ниже).
Промоделируйте пожалуйста и сделайте выводы.

не выдерживаются правила трассировки (нарушение DRC)

Милая девушка (судя по аватару это именно так ). Где Вы видите на моих скринах нарушения DRC?

Microwave Office, как мы поняли из опытов г-на Потапова, против подобного факта не возражает

Не возражает кто? Офис или Потапов?
Если Вы имеете в виду офис, то он возражать не умеет . С помощью него можно либо подтвердить, либо неподтвердить выкладки предложенные Жекой. Но если изначалиные предпосылки моделирования неверны, то не имеет значения в чем моделировать.
Если же Вы имеете в виду г-на Потапова, то уж извините меня. Юрий относительно неплохой специалист, отличный менеджер , но никак не может быть конечной инстанцией при решении столь деликатных вопросов. ИМХО.

наличие в TopoRe двух зазоров при трассировке – минимального (в узких местах) и желательного (во всех остальных), причем они могут различаться в разы

Рекомендую глянуть на правила трассировки САПРов посложнее Пикада. Думаю, Вам будет что сравнивать . И, что интересно, результаты сравнения будут не в пользу Топора.

”ушло” 1714 межслойных переходов

Вы тоже наивно считаете что количество виасов есть основополагающий аргумент в пользу Топора? Неужели на плате, которая имеет больше 20000 ПО разных типов (причем, в силу особенностей DRC, изменить количество типов отверстий нельзя) экономия, скажем в 500 ПО сыграет погоду?

регулируя в широких пределах уровень перекрестных помех

Обьясните мне, несведующему, зачем их регулировать, помехи перекрестные? Да еще и в широких пределах.
А нужно ли их "регулировать"? вот второй вопрос. На сколько я знаю, в тактируемой шине, к примеру, взаимное влияние разрядов этой шины друг на друга не имеет никакого практического интереса для рассмотрения.

Эскизы прикрепленных изображений

 

[Жека]

Ну и последнее. Имеем два варианта разводки. Одна в классическом виде, другая в стиле Топора (скрины ниже).
Промоделируйте пожалуйста и сделайте выводы.

"Классический" вид дает несколько лучший результат - 115 против 170 мВ. Только, возвращаясь к исходной теме, где Вы видели автороутер, трассирующий в таком классическом стиле?
К тому же Топор может давать оба этих варианта - все зависит от расположения препятствий типа виа

Рекомендую глянуть на правила трассировки САПРов посложнее Пикада. Думаю, Вам будет что сравнивать . И, что интересно, результаты сравнения будут не в пользу Топора.

Покажите плиз результаты автотрассировки этих САПРов. Мы их сравним и будем делать выводы
Выкладываю варианты трассировки Спектрой и Топором. Попробуйте сравнить их.

Вы тоже наивно считаете что количество виасов есть основополагающий аргумент в пользу Топора? Неужели на плате, которая имеет больше 20000 ПО разных типов (причем, в силу особенностей DRC, изменить количество типов отверстий нельзя) экономия, скажем в 500 ПО сыграет погоду?

Вообще-то на высоких частотах каждое виа - это паразитный элемент в цепи, вносящий в нее рассогласование. Поэтому задача грамотных разводчиков "Чем меньше виа, тем лучше"
Но не в ущерб суммарной длине

Обьясните мне, несведующему, зачем их регулировать, помехи перекрестные? Да еще и в широких пределах.
А нужно ли их "регулировать"? вот второй вопрос. На сколько я знаю, в тактируемой шине, к примеру, взаимное влияние разрядов этой шины друг на друга не имеет никакого практического интереса для рассмотрения.

Скажите пожалуйста, с какими рабочими частотами в проектах Вы сталкивались?

Прикрепленные файлы

 Bench_sp.rar ( 236.07 килобайт ) Кол-во скачиваний: 79
 Bench_TOP.rar ( 602.71 килобайт ) Кол-во скачиваний: 108

 

[Эляна]

Вы умело цепляетесь за неточности и уводите дискуссию в сторону.
В Жекиных и Ваших картинках есть существенная неточность: моделируются разные схемы, что, вообще говоря, некорректно. Жека добавил микросхемы для того, чтобы можно было промоделировать ситуацию с параллельными и непараллельными проводниками. Теперь мысленно отбросим микросхемы в Жекиных и Ваших вариантах. Останутся сегменты проводников. При авторазводке минимальный зазор задается в правилах (приходится повторяться) и соответствует расстоянию между параллельными проводниками при “классической” трассировке. При any-angle трассировке среднее расстояние между проводниками всегда будет больше. Именно в этом смысле Жекины картинки имеют отношение к обсуждаемой теме, а Ваши – нет. Именно в этом смысле говорилось о нарушении DRC.

Но если изначальные предпосылки моделирования неверны, то не имеет значения в чем моделировать.

Изначальные предпосылки одинаковы – Hyper Linx c идентичными настройками. Различие только в топологии.

Если же Вы имеете в виду г-на Потапова, то уж извините меня. Юрий относительно неплохой специалист, отличный менеджер , но никак не может быть конечной инстанцией при решении столь деликатных вопросов. ИМХО.

Что касается приведенной цитаты, то извинения нужно просить у г-на Потапова. ИМХО.

Вы тоже наивно считаете что количество виасов есть основополагающий аргумент в пользу Топора? Неужели на плате, которая имеет больше 20000 ПО разных типов (причем, в силу особенностей DRC, изменить количество типов отверстий нельзя) экономия, скажем в 500 ПО сыграет погоду?

Уменьшение числа межслойных переходов – лишь один из аргументов. По поводу цифр: обычно TopoR дает сокращение числа межслойных переходов на двухслойных платах в два-три раза, а на многослойных – на 30-40% .
40% от 20 000 будет немного больше, чем 500.

Обьясните мне, несведующему, зачем их регулировать, помехи перекрестные? Да еще и в широких пределах.
А нужно ли их "регулировать"? вот второй вопрос. На сколько я знаю, в тактируемой шине, к примеру, взаимное влияние разрядов этой шины друг на друга не имеет никакого практического интереса для рассмотрения.

Нужно было сразу объяснить свою точку зрения: перекрестные помехи не существуют как явление; рассчитывать их не нужно; специалисты из Hyper Linx, Microwave Office, Simberian Inc просто морочат людям голову.

[Uree]

...При any-angle трассировке среднее расстояние между проводниками всегда будет больше

Ну с чего вдруг??? Я могу и обычными правилами прописать зазор больше, чем это по своей логике сделает ТопоР. Особенно если воспользуюсь правилами для регионов, а Спекктра львиную долю трассировки именно через регионы и делает, и правила для них отличаются очень сильно - возьмите какой-нить серъезный проект для Аллегро и отправьте его в трассировку. ДО-файл от сотен килобайт до нескольких мегабайт объема, и все это правила... Думаете ТопоР может все это за Вас додумать?

[Эляна]

Я предполагала, что ответ будет именно таким. Действительно, в Спектре задать больший зазор можно, например, в два раза. Проблема только в том, что Спектра с таким зазором плату (в данном случае конкретную) вообще не разведет (можете попробовать).

[Uree]

Какую именно конкретную? В каких местах я хочу сделать зазор в два раза большим, а в каких считаю это некритичным - ТопоР об этом знает, или он мои мысли читает? Мне НЕ НУЖНО увеличивать "средний" зазор между всеми подряд цепями, но одну группу нужно отвести по возможности подальше от остальных. В Топоре я смогу это сделать? Именно для одной группы и возможно только в некоторых зонах платы?

[Эляна]

Какую именно конкретную?

Пока речь шла только об одной плате
Можно выложить еще, картина будет примерно такая же.

[Uree]

Во-во, а мне например примерно та же картина не нужна. Или как Вы мне предлагаете делить PCI, USB и RF - руками? Так руками я это и так сделаю, в любой системе. Вопрос как потом проверить правильность...

[bigor]

"Классический" вид дает несколько лучший результат - 115 против 170 мВ.

Собственно, это то что я и ожидал услышать.
Можно подвести маленький итог: для уменьшения кросталков определяющим является не непаралельность линий (что, по сути, есть одной из фишек Топора), а максимальная их удаленность друг от дуга, независимо паралельны они или нет.
Теперь дальше. Вторая фишка Топора - уменьшение количества слоев.
Давайте промоделируем два варианта:
Первый - две линии шириной 150мкм , толщиной 35мкм, с зазором 150мкм (длинной скажем в 10мм).
Второй - все то-же, но при наличии референсного земляного слоя, расположенного на расстоянии 150мкм от проводников.
Если не затруднит, промоделируйте и озвучте результат.

Только, возвращаясь к исходной теме, где Вы видели автороутер, трассирующий в таком классическом стиле?

Так уж сложилось, в виду специфики проектируемых плат, что автотрассировщиками я не пользуюсь уже года два, наверное. Только интерактив.

Вообще-то на высоких частотах каждое виа - это паразитный элемент в цепи, вносящий в нее рассогласование. Поэтому задача грамотных разводчиков "Чем меньше виа, тем лучше"
Но не в ущерб суммарной длине

Совершенно верно. Потому в сложных проектах и появляются дополнительные сигнальные, а с ними и референсные слои, цель которых обеспечить лучшее согласование и минимизировать наличие неоднородностей. С точки зрения Топора эти слои зачастую лишние. Ведь зачем делать восьмислойку, если Топор все упихнет в ДПП (хоть и с нарушениями зазоров).

Скажите пожалуйста, с какими рабочими частотами в проектах Вы сталкивались?

Вам по аналоговой и цифровой частям отдельно? Без разделения по типам сигналов? Просто максимальную цифру назвать?

Вы умело цепляетесь за неточности и уводите дискуссию в сторону.

Спасибо Вам на добром слове. Хоть что-нибудь я делаю умело .
Касаемо неточностей - много маленьких неточностей и небольших заблуждений в итоге дают нерабочее устройство. По этому я и пытаюсь эти неточности прояснить, в меру своих способностей.

В Жекиных и Ваших картинках есть существенная неточность: моделируются разные схемы, что, вообще говоря, некорректно. Жека добавил микросхемы для того, чтобы можно было промоделировать ситуацию с параллельными и непараллельными проводниками. Теперь мысленно отбросим микросхемы в Жекиных и Ваших вариантах. Останутся сегменты проводников. При авторазводке минимальный зазор задается в правилах (приходится повторяться) и соответствует расстоянию между параллельными проводниками при “классической” трассировке. При any-angle трассировке среднее расстояние между проводниками всегда будет больше. Именно в этом смысле Жекины картинки имеют отношение к обсуждаемой теме, а Ваши – нет. Именно в этом смысле говорилось о нарушении DRC.

Эляна. Давайте не будем спорить впустую о правомерности или неправомерности чего-либо. Что имеет отношение, а что не имеет.
Просто посмотрите на конечные результаты расчетов Евгения: кросталки в цепях, разведенных в стиле Топора выше чем при обычном способе трассировки.
Это не мои заявки - это расчет моего опонета в дискуссии.

Что касается приведенной цитаты, то извинения нужно просить у г-на Потапова. ИМХО.

г-на Потапов. Искренне прошу прощения, что назвал Вас неплохим специалистом и отличным менеджером , который в наше непростое время способен приучить народ к правильным отношениям между разработчиками и пользователями .

Нужно было сразу объяснить свою точку зрения: перекрестные помехи не существуют как явление; рассчитывать их не нужно; специалисты из Hyper Linx, Microwave Office, Simberian Inc просто морочат людям голову.

Не передергивайте. Сарказм Вам не к лицу.

[Жека]

Можно подвести маленький итог: для уменьшения кросталков определяющим является не непаралельность линий (что, по сути, есть одной из фишек Топора), а максимальная их удаленность друг от дуга, независимо паралельны они или нет.

Принимается. Не зря моя формула не учитывала углы

Давайте промоделируем два варианта:
Первый - две линии шириной 150мкм , толщиной 35мкм, с зазором 150мкм (длинной скажем в 10мм).
Второй - все то-же, но при наличии референсного земляного слоя, расположенного на расстоянии 150мкм от проводников.

А здесь вот какой прикол. Без референсного слоя в стэкапе Хайперлинкс вааапще ничего не считает.
Так что все мои опыты базировались на 2-слойке с нижним референсным слоем.

Совершенно верно. Потому в сложных проектах и появляются дополнительные сигнальные, а с ними и референсные слои, цель которых обеспечить лучшее согласование и минимизировать наличие неоднородностей. С точки зрения Топора эти слои зачастую лишние. Ведь зачем делать восьмислойку, если Топор все упихнет в ДПП (хоть и с нарушениями зазоров).

Безусловно, полигональные слои нужны, обычно через каждые 2 сигнальных слоя. Однако, в упомянутом проекте все 8 слоев были сигнальные. Таким образом, Топор сделал вместо 8 сигнальных слоя 2. Кто же мешает высвободившиеся 6 слоев занять полигонами?
Насчет нарушения зазоров - не надо ля-ля, как было 6 милс, так и осталось

Вам по аналоговой и цифровой частям отдельно? Без разделения по типам сигналов? Просто максимальную цифру назвать?

Интересует цифра главным образом. Просто хочу понять, до каких частот можно работать, особо не парясь по поводу наводок

[bigor]

Принимается. Не зря моя формула не учитывала углы

А здесь вот какой прикол. Без референсного слоя в стэкапе Хайперлинкс вааапще ничего не считает.
Так что все мои опыты базировались на 2-слойке с нижним референсным слоем.

Опаньки. Не ожидал .
То есть, по логике создателей Гиперлинка, кросталки без референсного подслоя либо не нужно моделировать, либо они не нуждаются в моделировании. Так что-ли?
Тогда давайте промоделируем ситуацию: зазор к плэйну 100мкм и 500мкм. Будет ли разница? И какова она?
А на остаток давайте еще сравним полученные данные с вариантом, когда рассматриваемые проводники расположены между двумя плейнами. С зазором, по 100мкм к каждому.

Безусловно, полигональные слои нужны, обычно через каждые 2 сигнальных слоя. Однако, в упомянутом проекте все 8 слоев были сигнальные. Таким образом, Топор сделал вместо 8 сигнальных слоя 2. Кто же мешает высвободившиеся 6 слоев занять полигонами?

8 сигнальных. И плэйновых нету? Очень интересно глянуть на это безобразие , которое Топор в итоге привел к ДПП, хотя и голимой. ИМХО.

Насчет нарушения зазоров - не надо ля-ля, как было 6 милс, так и осталось

Надо-надо . Поскольку 6мил (~150мкм, если по людски?) зазора это совсем не те зазоры об которых я говорю. Гляньте внимательно на два соседних чипа, расположенных в нижнем левом углу. Нормальный технолог прибил бы конструктора, который так расставляет элементы.

Интересует цифра главным образом. Просто хочу понять, до каких частот можно работать, особо не парясь по поводу наводок

Ок. Слаботочные аналоговые до 100МГц. Цифра (LVTTL и т.п.) до 166МГц. Память всякая под 600МГц. LVDS - 800МГц.
Только я никогда не говорил, что не парюсь по поводу кросталков, помех и пр. Еще как парюсь. Другое дело что моделировать даже не пытаюсь. Для оценки наличия и взаимного влияния хватает знания и опыта (буду откровенным - не всегда, но тогда здорово выручают товарищи), а получение каких-либо точных значений не имеет особого практического смысла.
Кстати. Встречный вопрос. Что по Вашему сложнее проектировать LVTTL на сотне полутора, или LVDS под полгига?

[Uree]

Что по Вашему сложнее проектировать LVTTL на сотне полутора, или LVDS под полгига?

Мне сложнее LVTTL, просто потому, что там всегда больше цепей

[Жека]

Сейчас прогнал в Хайперлинкс демо-плату Altium, в Топорной и Спектровской версиях. Действительно, Спектра тоже может развести ее в 2 слоя. Однако по наводкам она опять продула вчистую - 1348 против 185 мВ
Проекты и репорты прилагаю.
Предвосхищая наезды технологов - данные топологии демонстрируют алгоритмы трассировки, и прецизионной расстановкой элементов никто не занимался. Хотя при необходимости ее можно легко осуществить.

Прикрепленные файлы

 BOARD3.rar ( 506.44 килобайт ) Кол-во скачиваний: 72

 

[Uree]

Стоп. Быстро смоделили. А какие модели компонентов были использованы для моделирования? Прописывалось полное соответствие компонент - ИБИС-файл или по умолчанию, КМОП 3.3В?

[Жека]

Поскольку это Quick Analysis, использовалась модель по-умолчанию
Rise/fall time = 2 ns
Switching Range = 3V

Там есть еще 2 параметра output impedance и input capacitance, но они по ходу вообще не влияют на кроссталки. Зачем они нужны - непонятно

[Uree]

Ага, тогда понятно откуда такие большие цифры
В случае с FPGA результаты могут очень сильно отличаться, причем в лучшую сторону.

[Yuri Potapoff]

г-на Потапов. Искренне прошу прощения, что назвал Вас неплохим специалистом и отличным менеджером , который в наше непростое время способен приучить народ к правильным отношениям между разработчиками и пользователями .

Так вы, батенька, икусный льстец!

А я вот сижу и пытаюсь вспомнить хоть одного лицензионного пользователя упоминаемых программ в Украине и в Виннице в частности. А ведь страна уже давно вступила в ВТО!

Что касается этого:

Если Вы имеете в виду офис, то он возражать не умеет . С помощью него можно либо подтвердить, либо неподтвердить выкладки предложенные Жекой. Но если изначалиные предпосылки моделирования неверны, то не имеет значения в чем моделировать.

О каких изначальных предпосылках речь? В чем их неверность?

Два микрополоска на подложке. Неважно (не очень важно) какие у подложки и у проводников параметры. Все конечные значения будут просто масштабироваться. Не верите - проверьте, но не с помошью упрощенных программ, призванных решть частные задачи на печатных платах, а с помощью точной электродинамики.

Обратите внимание, в теме совсем не принимает участие fill, хотя на форуме сегодня был. Он бы вам четко объяснил, почему были получены те или иные результаты, но подозреваю, что он не хочет тратить на это время, так как по поводу Топора все уже высказал.

Давайте рассуждать:

Есть 8 слоев топология, которую некоторая чудесная программа перетрассировала в 2 слоя, выдержав зазоры. То есть средняя плотность цепей увеличилась в 4 раза. То есть, если учитывать зависимость наводок как функцию квадрата расстояния, то и общее состояние с наводками должно ухудшиться в 4 раза.

Не думаю, что уменьшения числа переходных отверстий очень хорошо отразится на SI проблемах, так как в большинстве случаев это приводит к удлиннению отдельных проводников, которые могут оказаться критическими. При этом суммарная длина всех проводников может сократиться (вспомните среднюю температуру по больнице: у кого-то жар под 40, а в морге народ остывает). Представьте себе дорогу через горный хребет. В одном случае это горный серпантин по поверхности (вариант однослойки), в другом случае - прямая дорога со сквозным тоннелем (вариант межслойного перехода).

Один без мозгов проложенный длинный петляющий проводник с помехой наделает больше бед, чем куча переходных отверстий с манхеттеновским стилем. Но беда как раз в том, что Топор не предоставляет возможности управлять прокладкой конкретного критического проводника и тем более группой проводников. Об этом в одной из соседних тем пытался говорить fill.

То есть, исходя из этих рассуждений, топоровкая топология должна быть хуже по SI.

С другой стороны, свободный стиль трассировки проводников предлагает расположение их под углом, что значительно ухудшает взаимную связь между проводниками. Причем, воспользовавшись AWR MWO, я сам был удивлен, насколько сильно эта связь ухудшается. Далее, можно предположить, что выигрыш в наводках за счет наклонных проводников может компенсировать ухудшение наводок за счет уплотнения топологии. То есть, выигрыша или не будет, или будет незначительный.

Но Жека получает очень хороший результат. Почему? В силу особенностей моделирования хайперлинкса. Внутри программы топология упрощается и наклонная пара проводников заменяется на последовательность ступенек, связь между которыми учитывается только в рамках одной ступеньки (в силу метода). Если я не прав, fill меня поправит. В итоге, представление наклонных проводников в хайперлинксе будет давать лучший результат по SI, чем честное EM моделирование этих же проводников. Этот результат не будет абсолютно точным, но этого и не требуется, хайперлинкс предназначен для анализа "нормальных" плат с параллельными проводниками. А полное EM моделирование указанной платы не сможет сделать ни одна программа, даже AWR MWO с применением ACE.

Таким образом, на мой взгляд, выигрыш от гнутой трассировки топором для SI весьма призрачен. Если учесть, что при использовании топора теряется часть функциональности в управлении процессом трассировки в терминах SI, то применение для сложных высокоскоростных плат оказывается под большим вопросом. Что касается оригинального "свободного стиля" трассировки топора, то в нем нет ничего оригинального. Это умеет делать PADS, это умеет делать Zuken даже в самых своих дешевых вариантах и называется это River Style. Но при этом эти программы не забывают об импедансах, фазовых набегах и выбросах импульсов. Но разработчики топора выбрали себе единственную программу, которая этого делать не умеет (спектру), и все результаты его работы сравнивают только с ней, что не совсем корректно.

Но вот где топор незаменим, так это низкочастотные платы любой сложности, где требования к SI минимальны. Здесь он и число слоев снизит, и плату удешевит за счет сокращения числа переходных отверстий.

[Жека]

Есть 8 слоев топология, которую некоторая чудесная программа перетрассировала в 2 слоя, выдержав зазоры. То есть средняя плотность цепей увеличилась в 4 раза. То есть, если учитывать зависимость наводок как функцию квадрата расстояния, то и общее состояние с наводками должно ухудшиться в 4 раза.

Неправильно. Плотность дорожек связана не только с количеством слоев, но и с алгоритмом трассировки. А его так втупую не измеришь.

Но беда как раз в том, что Топор не предоставляет возможности управлять прокладкой конкретного критического проводника и тем более группой проводников.

Это Ваши фантазии. Существует ручной режим, позволяющий проложить любой проводник как Вам больше нравится.

В итоге, представление наклонных проводников в хайперлинксе будет давать лучший результат по SI, чем честное EM моделирование этих же проводников. Этот результат не будет абсолютно точным, но этого и не требуется, хайперлинкс предназначен для анализа "нормальных" плат с параллельными проводниками. А полное EM моделирование указанной платы не сможет сделать ни одна программа, даже AWR MWO с применением ACE.

Этот абзац противоречит сам себе Если промоделировать указанную плату не может ни одна программа, то что мы называем честным моделированием? И с чем сравнить результаты Хайперлинкса?

Что касается оригинального "свободного стиля" трассировки топора, то в нем нет ничего оригинального. Это умеет делать PADS, это умеет делать Zuken даже в самых своих дешевых вариантах и называется это River Style.

Что "это"? Проводить проводники под любыми углами? Покажите более-менее сложную плату, разведенную PADS или Zuken в этом стиле. Похихикаем

[Эляна]

Браво, Uree, какие метафоры - “тоннель”, ”морг”. Вам бы романы писать…
Вот только логика далеко не безупречна.
1. Между уменьшением числа слоев и уменьшением зазоров не обязательно линейная зависимость, даже если используется один и тот же трассировщик. Но главное в другом. - А кто, собственно, утверждал, что сокращение числа слоев обеспечивает снижение уровня перекрестных помех? С кем Вы полемизируете? – Похоже на мелкую провокацию.
2. Сокращение числа межслойных переходов обычно сопровождается увеличением длины проводников на двухслойных платах, что, прежде всего, связано с необходимостью огибать препятствия (контактные площадки компонентов). На многослойке это не так. Чем меньше переходов, тем больше возможности провести проводники на внутренних слоях кратчайшим путем.
3. Если, по Вашему мнению, наличие и количество межслойных переходов не оказывают никакого влияния на работоспособность высокоскоростных схем, зачем Вы рекламируете продукцию Simberian? Вы считаете, что Юрий Шлепнев (Simberian), уделяя столько внимания моделированию переходных отверстий, просто морочит людям голову?
4. Вы же посчитали расходящиеся проводники и подтвердили результаты расчетов Жеки. Почему вдруг такой резкий поворот?

По поводу трудностей или даже невозможности оценить уровень помех на плате, разведенной TopoRом, право, даже неловко. Для того чтобы получить грубую оценку, достаточно знаний математики на уровне неполной средней школы.
Исходим из того, что помеха прямо пропорциональна длине линии и обратно пропорционально квадрату расстояния между проводниками.
Заменяем линию лесенкой, причем длину ступеньки (l) выбираем так, чтобы высота ее равнялась минимальному расстоянию (d) между проводниками (см. картинку).

Приняв за единицу помеху на первой ступеньке, получим, что помеха на второй – 1/4, на третьей - 1/9, на четвертой - 1/16, на пятой - 1/25, и т.д.
Если мы ограничимся одной ступенькой, то получим оценку снизу, однако, как видим, погрешность – максимум десятки процентов, а не порядки. Если в качестве оценки взять опять-таки одну первую ступеньку, но длины 2l, получим уже оценку сверху, причем довольно грубую.
Теперь в цифрах. Пусть есть два параллельных отрезка длины 40мм на расстоянии 0.2 мм. Теперь один из концов любого из отрезков отводим так, чтобы угол между отрезками составил 45º. В прямоугольном треугольнике с острыми углами в 45º катеты равны, т.е. l = d. Как мы уже выяснили, оценкой сверху будет замена расходящихся проводников параллельными проводниками длины 2l, т.е. в данном случае 2d или 0.4 мм. Делим 40 мм на 0.4, получаем 100. Таким образом, уровень помехи в СТО РАЗ!!! меньше. (Помнится, там кто-то что-то про косинус говорил.) При угле 30º - уменьшение в 58 раз, 15º - в 27 раз, 5º - почти в 9 раз.
При этом непараллельность, как я уже упоминала, только один из факторов, важный, но не решающий.
Ну и последнее. Зачем опровергать очевидное? (Очевидное – это то, что можно увидеть очами, т.е. глазами.) Откройте две разводки и просто оцените плотность проводников и расстояние между ними.

[Yuri Potapoff]

Браво, Uree, какие метафоры - “тоннель”, ”морг”. Вам бы романы писать…
Вот только логика далеко не безупречна.

Uree здесь ни при чем.

Мое сообщение ничуть не противоречит тому, что я говорил ранее. При расчете одной наклонной пары проводников результаты очень похожи на представленный Жекой. Но только на плате не одна пара проводников.

Далее, приведенный вами рисунок очень хорошо демонстрирует хайперлинковский (и не только, он просто традиционный) подход к моделированию проводников и его низкую точность при моделировании наклонных проводников. Вы считаете, что только нижний проводник ступеньки наводит сигнал на верхний проводник, а надо учитывать взаимодествие верхнего проводника с нижними проводниками соседних ступенек. И плюс подобных проводников на плате много, расположены они хаотично и слоя всего два (планов не предполагается). В итоге, при расчете вы получаете лучший результат, чем на практике.

Это вы только сейчас наткнулись на эту проблему, а СВЧ технике эта проблема (многосвязности) очень сильно влияет на характеристики, например, фильтров на связных микрополосковых резонаторах.

Мое мнение, плата разведенная топором на практике не будет демонстрировать резкого улучшения по SI, а улучшение, полученное при расчете есть следствие неточности подхода.

[Эляна]

Uree, прошу прощения... Вышло недоразумение.
Мой ответ был адресован Вам, Yuri

Сообщение отредактировал Эляна - Jun 5 2008, 10:28

[bigor]

Теперь в цифрах. Пусть есть два параллельных отрезка длины 40мм на расстоянии 0.2 мм. Теперь один из концов любого из отрезков отводим так, чтобы угол между отрезками составил 45є. В прямоугольном треугольнике с острыми углами в 45є катеты равны, т.е. l = d. Как мы уже выяснили, оценкой сверху будет замена расходящихся проводников параллельными проводниками длины 2l, т.е. в данном случае 2d или 0.4 мм. Делим 40 мм на 0.4, получаем 100. Таким образом, уровень помехи в СТО РАЗ!!! меньше. (Помнится, там кто-то что-то про косинус говорил.) При угле 30є - уменьшение в 58 раз, 15є - в 27 раз, 5є - почти в 9 раз.

Ок. В цыфрах - так в цифрах. Отезки (читаю - проводники) длинной 40мм и на расстоянии 0.2 мм. А ширина этих отрезков (проводников), толщина их. Это все не учитывается?
Если не учитывать физические параметры элементов рисунка, то все Выши дальнейшие расчеты - просто схоластика, игра в математику на уровне начальной школы, никакого отношения к реальности не имеющая.
Предлагаю Вам смоделировать все то же самое с учетом того что проводники имеют ширину 0,2мм, для примера, то получится совсем иная картина. Попробуйте и убедитесь сами.

При этом непараллельность, как я уже упоминала, только один из факторов, важный, но не решающий.

Все факторы, которыми так отличается Топор, как то: непаралельность, к примеру, важные, но не решающие. А какие же все-таки являются решающими?

[Yuri Potapoff]

Это Ваши фантазии. Существует ручной режим, позволяющий проложить любой проводник как Вам больше нравится.

Проведите в топоре одновременно два-три троводника, чтобы в автоматическом режиме контролировалась их длина и поддерживалась, например, плюс-минус 1 мм.

Когда проведете, тогда и похихикаем.

[shasik]

Млиииин, как Вы все достали!!!!
Кто-нибудь помнит с чего все начиналось,а ?

Предлагаю перенести спор в другую область: кто сильнее боксер или каратист, дзюдоист или самбист?

Просто в этом случае не будет затронуты профессиональные интересы большинства участников спора, и обсуждение может получиться более объективным, а главное - более конструктивным.
Ксати, правильный ответ: стиль не играет роли, важен лишь уровень подготовки самого воина. Другими словами, если bigor создает шедевры в классическом стиле, то ничего не мешает Жеке заниматся своим не менее гениальным "деревянным зодчеством".
Люди давайте, дружить! Вместо орошения друг дрга выделениями слюнных желез, лучше бы выложили свой "красивый" проект, сделанный в ХХХ-программе. Все посмотрели бы и сказали: "Ах! Красиво!" А кто-то посмотрел и выложил проект, сделанный в программе YYY и ........ И пошла идея соцсоревнования в массы, и начали создаваться шедевры, и поднялась с колен отечественная электроника, и заимели мы счастье.


А на месте администрации, ксати, давно закрыл бы эту ветку.

ЗЫ: в старые добрые времена была такая потеха - кулачный бой. У Вас все идет к этому. Эляну с собой, конечно, не возьмем, а так можно было бы и помахаться. А вместо фоток ПП, выложили бы фотки разбитых фасеофф.

ЗЗЫ: Кто-то скажет, оффтоп? Да, нет. Вы давно уже потерялись в своем словоблудии, и перешли на личности.

[Жека]

Люди давайте, дружить! Вместо орошения друг дрга выделениями слюнных желез, лучше бы выложили свой "красивый" проект, сделанный в ХХХ-программе.

Читайте внимательнее ветку, мои проекты выложены и всем доступны.

А на месте администрации, ксати, давно закрыл бы эту ветку.

А я бы на вашем месте быстренько отправился в раздел Freetalk

[bigor]

Так вы, батенька, икусный льстец!

Я не льстец - не в моем характере. Прото пытаюсь выразить свое мнение о человеке, с которым имел честь общатся.

А я вот сижу и пытаюсь вспомнить хоть одного лицензионного пользователя упоминаемых программ в Украине и в Виннице в частности. А ведь страна уже давно вступила в ВТО!

Большую часть ПО, которым мы (я имею в виду мою фирму, а не Украину в целом) пользуемя, покупаем вполне легально.
То что Вы не можете вспомнить - не у Вас покупалось , так уж сложилось.
Что касается упоминаемых Гиперликса, Спектры, Топора - мы не являемся их пользователями.
Что касается ВТО - нас и в НАТу скоро вступят. От этого ни мое, ни моих коллег благосостояние не улучшилось, скорее наоборот.

Что касается этого:
О каких изначальных предпосылках речь? В чем их неверность?

Предпосылки такие:
Предполагается сравнивать два варианта топологии проводников:
Первый - два проводника расположенные с минимальным расстоянии между ними. Второй - проводники расходятся под углом.
Но извините меня, если проводники расходятся, то это говорит о наличии свободного места на плате. Значит паралельные проводники можно расположить на большем удалении друг от друга. Или я не прав?
Как показали расчеты Евгения, при таком расположении проводников взаимосвязь их меньше, нежели при непаралельных проводниках.
Вот это я называю неверными предпосылками - предлагается для сравнения худший вариант паралельного расположения с оптимальным непаралельным.

[Жека]

Предлагаю Вам смоделировать все то же самое с учетом того что проводники имею ширину 0,2мм, для примера, то получится совсем иная картина. Попробуйте и убедитесь сами.

Увеличение ширины в 2 раза дает увеличение наводки в sqrt(2)
С толщиной сложнее, для одной платы у меня получилась такая таблица
36 мкм - 101 мВ
18 мкм - 94 мВ
12 мкм - 92 мВ
То есть зависимость есть, но очень слабая.
Так что принципиально картина не меняется

[bigor]

Читайте внимательнее ветку, мои проекты выложены и всем доступны.

А я вот не могу свои выложить. И Uree не может. Что делать?
Вот и остается скрины только некоторых из своих "красивых" проектов предлагать людям к рассмотрению .

Увеличение ширины в 2 раза дает увеличение наводки в sqrt(2)
...
То есть зависимость есть, но очень слабая.

Корень с двойки это вообще-то совсем неслабо. ИМХО.
Теперь наложите реальную ширину трас на "ступеньки", предложенные Эляной.
Получится очень забавная картинка.

[Yuri Potapoff]

Но извините меня, если проводники расходятся, то это говорит о наличии свободного места на плате. Значит паралельные проводники можно расположить на большем удалении друг от друга. Или я не прав?

Не правы. Если проводники расходятся, это означает, что на пути у одного из проводников препятствие, которое он обходит плавно, а не ортогональным изгибом.

[bigor]

Не правы. Если проводники расходятся, это означает, что на пути у одного из проводников препятствие, которое он обходит плавно, а не ортогональным изгибом.

Что тогда мешает после обхода препятствия проводникам из узкого места не плавно расходится под некоторым углом, а сразу перейти на максимально возможные зазоры?

[Yuri Potapoff]

Наличие другого препятствия. Вот пример из Жекиной платы.

Эскизы прикрепленных изображений

 

[=AK=]

Вот пример из Жекиной платы.

Прекрасная иллюстрация преимуществ ТопоР-а. Вручную так мало кто будет разводить из-за лени и/или недостатка времени. Станет ли так же раздвигать пучок в промежутке между препятствиями Спектра и пр. - не знаю, но о-о-очень сильно сомневаюсь.

[fill]

Не хотел ввязываться в дискуссию ибо:
- нет времени
- разубеждать девушку влюбившуюся во што-то бесполезно (такова женская натура - пока сама не наступит на грабли не поймет).

Но раз уж ко мне обратились ...

Теперь по делу:
1. Мы имеем типичный случай когда человек (Жека) не научился правильно пользоваться инструментом - прочитав внимательно мой тренинг можно запомнить, что Быстрый Анализ не является моделированием, а является алгоритмом экспертной оценки - поэтому и такие большие расхождения в результатах.
Потратил свое драгоценное время и запустил нормальное (в известных пределах, т.к. всем задал одинаковые модели CMOS3.3v,01ns и input-output присвоил "от балды") моделирование для самой критичной цепи из репортов Жеки.
Результат:
Топор
NET = RFD10
Nets coupled during crosstalk simulation
=XSTXPWR, RFD8, RFD9, RFD11, N92
SIGNAL-INTEGRITY SIMULATION RESULTS -------------------------------
Driver Receiver Rnd Rise Delay(ns) Fall Delay(ns) Overshoot(V) Crosstalk(V) ERROR FLAGS
Device.Pin Device.Pin Rbn Min Max Min Max rise fall rise fall rise fall
U96.5 U134.17 1 0.842 1.304 0.924 1.318 1.210 1.235 +0.779 -0.722 RO----X RO----X
U96.5 U80.13 1 -0.163 0.462 -0.041 0.530 0.770 0.779 -0.504 +0.525 RO----X RO----X
U134.17 U80.13 2 0.795 1.508 0.881 1.535 1.040 1.055 -0.748 +0.998 RO----X RO----X
U134.17 U96.5 2 0.937 1.521 1.046 1.562 0.970 0.991 -0.735 +1.031 RO----X RO----X
U80.13 U134.17 3 0.503 1.059 0.625 1.073 1.131 1.150 +0.794 -0.705 RO----X RO----X
U80.13 U96.5 3 -0.285 0.224 -0.204 1.650 1.017 1.054 +0.686 +0.647 RO----X RO-M-NX

Спектра:
NET = RFD10
Nets coupled during crosstalk simulation
=XSTXPWR, TFDONE, N13, ORIGRQ, FCHIPDIV4M, $18N9, $15N557
SIGNAL-INTEGRITY SIMULATION RESULTS -------------------------------
Driver Receiver Rnd Rise Delay(ns) Fall Delay(ns) Overshoot(V) Crosstalk(V) ERROR FLAGS
Device.Pin Device.Pin Rbn Min Max Min Max rise fall rise fall rise fall
U80.13 U134.17 1 1.488 1.957 1.571 1.957 1.198 1.220 -0.749 +0.938 RO----X RO----X
U80.13 U96.5 1 -0.083 0.537 0.028 0.579 0.778 0.786 +0.561 -0.578 RO----X RO----X
U134.17 U80.13 2 1.557 2.122 1.654 2.164 1.239 0.978 +1.239 +1.035 RO----X RO----X
U134.17 U96.5 2 1.351 2.122 1.447 2.177 1.021 1.039 -0.796 +0.833 RO----X RO----X
U96.5 U134.17 3 1.061 1.626 1.185 1.654 1.127 1.140 +0.770 -0.718 RO----X RO----X
U96.5 U80.13 3 -0.220 0.282 -0.138 1.918 1.056 1.091 +0.054 -0.055 RO----X RO-M-NX

Просуммируйте отмеченные цифры и поймете, что результаты наводки в двух трассировках довольно близки.
Вывод можете сделать сами и он сильно отличается от господ продвигающих Топор как панацею.

2. Даю вводную тем кто не понимает, чем отличаются программы имеющие поддержку высокоскоростных плат и не имеющую таковую. Возмите топологию топора и попробуйте в нем (или где-то еще) сделать так чтобы все цепи не превышали указанную вами наводку (у Жеки стоит 10mV).
Для тех кто не понимает в чем трудность:
- вы не знаете где и как надо двигать и где не надо
- отодвигая один сегмент от одной трассы вы неизбежно придвигаете его к другой, т.е. пытаясь решить одну проблему можете получить несколько новых - наверно данный процесс понравиться любителям садо-мазо (долго можно помучится)

Результаты спектры я могу при желании исправить в Expedition - сформулирую правила, нажму на кнопку и система сама где надо раздвинет (не трогая там где не надо). Т.к. работа идет с параллельными сегментами.

Все, попрошу больше меня не беспокоить по пустякам.
Искренне ваш, Александр Филиппов.

[bigor]

Вручную так мало кто будет разводить из-за лени и/или недостатка времени. Станет ли так же раздвигать пучок в промежутке между препятствиями Спектра и пр. - не знаю, но о-о-очень сильно сомневаюсь.

А нужно ли?
Может ли быть преимуществом то, что не нужно?

[Жека]

- нет времени
Потратил свое драгоценное время
Все, попрошу больше меня не беспокоить по пустякам.

Куда же Вы, о великий гуру! Ладно, придется заочно разбираться
1. Зачем нужен такой кривой и глючный экспресс-анализ в Hyperlynx ? Если он расходится с подробным моделированием на порядки Насколько я помню тренинги, рекомендуемый порядок работы такой - запустить экспресс-анализ для всей платы, найти критичные цепи, затем для них уже проводить подробное моделирование. Делать его для всей платы - мазохизм тот еще, ибо ресурсов жрет немало.
Что же за продукт Вы продвигаете, fill ?
2. Приведите плиз свои исходные параметры для моделирования. У меня получились совсем другие, так как Вы делали от своей балды, а я от своей
3. Мучиться с раздвижкой цепей придется как раз Вам. В реально плотной топологии ни Спектра, ни Ваш автороутер Expedition ничего по нажатию кнопки не раздвинет, потому что упрется в соседние переходные отверстия и другие препятствия. К тому же, если верить экспресс-анализу, двигать Вам нужно в несколько раз большее число цепей, и на большие расстояния.

Что касается Simulation-Driven Routing, мы над ним работаем. Так что скоро крыть Вам будет нечем

[fill]

Куда же Вы, о великий гуру! Ладно, придется заочно разбираться
1. Зачем нужен такой кривой и глючный экспресс-анализ в Hyperlynx ? Если он расходится с подробным моделированием на порядки Насколько я помню тренинги, рекомендуемый порядок работы такой - запустить экспресс-анализ для всей платы, найти критичные цепи, затем для них уже проводить подробное моделирование. Делать его для всей платы - мазохизм тот еще, ибо ресурсов жрет немало.
Что же за продукт Вы продвигаете, fill ?
2. Приведите плиз свои исходные параметры для моделирования. У меня получились совсем другие, так как Вы делали от своей балды, а я от своей
3. Мучиться с раздвижкой цепей придется как раз Вам. В реально плотной топологии ни Спектра, ни Ваш автороутер Expedition ничего по нажатию кнопки не раздвинет, потому что упрется в соседние переходные отверстия и другие препятствия. К тому же, если верить экспресс-анализу, двигать Вам нужно в несколько раз большее число цепей, и на большие расстояния.

Что касается Simulation-Driven Routing, мы над ним работаем. Так что скоро крыть Вам будет нечем

1. На то он и экспресс - Быстро ищутся параллельные сегменты и выдается суммарный отчет. Для большинства "не топорных" плат - это близко к искомому.
2. Приложил [attachment=21769:attachment] - хотя не понятно зачем - если вы замахиваетесь на сложные задачи, могли бы элементарное и сами сделать.
3. Я привел точные значения и согласно им мучится придется везде (если не побеспокоится о грамотно поставленной задаче заранее - до разводки) при этом как я уже указал, в случае с параллельной разводкой система может помочь в решении, в случае топора ее нет.

Если не в курсе - у ментора уже давно есть Simulation-Driven Routing - ICX_Synthesizer
Так что "флаг вам в руки" - сделаете - посмотрим.

[Yuri Potapoff]

Что касается Simulation-Driven Routing, мы над ним работаем. Так что скоро крыть Вам будет нечем

Если не секрет, чем собираетесь симулировать?

[=AK=]

Может ли быть преимуществом то, что не нужно?

На показанном фрагменте перекрестные помехи между проводами в пучке меньше, чем в пучке параллельных проводов, проходящих между теми же препятствиями. Если вам не нужны платы с малым уровнем перекрестных помех, то для вас, конечно, это не будет преимуществом.

чем отличаются программы имеющие поддержку высокоскоростных плат и не имеющую таковую

1. Ценой
2. Временем, потраченным на освоение. То есть, опять же ценой.

[Guest_orthodox_*]

Прекрасная иллюстрация преимуществ ТопоР-а. Вручную так мало кто будет разводить из-за лени и/или недостатка времени. Станет ли так же раздвигать пучок в промежутке между препятствиями Спектра и пр. - не знаю, но о-о-очень сильно сомневаюсь.

В таких, как на этой картинке, ситуациях - есть еще одно преимущество у Топора - если авторутер "не с той стороны" обошел препятствие, то в режиме интерактивной "ручной" доводки надо просто указать, с какщй стороны надо. Например, на указанной картинке если захотелось перебросить часть проводников , идущих ниже площадки 26, выше нее - достаточно просто перетащить один сегмент или угол выше центра площадки, и весь проводник уложится по новому каналу с соблюдением зазоров и пр. .

То есть, просто указать другой канал и не думать, как его там уложить. Я таки по прежнему не думаю, что даже самый продвинутый автомат полностью заменит человека - то есть, может, и заменит. Но обьяснять надо будет настолько долго - что лучше руками сделать. Потому лично мне эта возможность очень понравилась(помогала).

для справки повторяю ссылку из №59 от Yuri Potapoff
http://electronix.ru/forum/index.php?act=A...st&id=21761

[Жека]

1. На то он и экспресс - Быстро ищутся параллельные сегменты и выдается суммарный отчет. Для большинства "не топорных" плат - это близко к искомому.

Вообще-то я выше проводил опыт - сделал "платы" с двумя НЕпараллельными сегментами, ориентированными под разными углами. Экспресс находил для них конкретные значения наводок.

2. Приложил [attachment=21769:attachment] - хотя не понятно зачем - если вы замахиваетесь на сложные задачи, могли бы элементарное и сами сделать.

Спасибо только у меня нет библиотеки tech.mod
И здесь возникает другой вопрос. Разная форма представления результата в экспресс-анализе и детальной симуляции. Как преобразовать сумму 2-х сильнейших агрессоров в Rise/Fall Crosstalk между парами пинов?

Если не в курсе - у ментора уже давно есть Simulation-Driven Routing - ICX_Synthesizer

В курсе, в курсе. А где можно ознакомиться с отзывами о практическом использовании этой штуки?

[fill]

Для показа реальных значений надо моделировать, а не прикидывать.
Хотя я и понимаю почему были показаны оценочные результаты (черный пиар однако - авось не станут разбираться в сути). Хотя тут удивляться не приходится, достаточно проследить все дискуссии затеянные скрытыми и явными членами топорной команды.

Стандартная библиотека в HL7.7. Можете заменить на easy - это не принципиально.

Ну раз пиар, так пиар:
http://www.mentor.com/products/pcb/expedit...ccess_story.pdf

[Владимир]

Ну раз пиар, так пиар:
http://www.mentor.com/products/pcb/expedit...ccess_story.pdf

ну вот открыл посмотрел, обед испорчен. Слюни потекли не по назначению Какой тут топор.
Сори за флем

[AlexandrY]

Плату говорите развели круто.. Посмотрим..

Вот размещение на плате которую вы трассировали:


На плате нет ни Etherneta, ни DDR, ни USB, ни BGA. Вообщем ничего современного.
Ни диф.цепей, ни тюнингированных по задержкам, ни тюнингированных по волновому сопротивлению.
Максимальная частота на которой там обозначены сигналы - 14 МГц.


Никаких правил ни электирических, ни технологических, ни целостности сигналов в пректе задано не было.
Скажем -12 V шли с зазором 0.13 по отношению к куче сигнальных проводников.
Или 14 МГц идущие на процессор шли с минимальным зазором с сигналом +12..-12 V с внешнего RS232 интерфейса. Процу ясно смерть после первого включения.

Переходные меняют референсный слой как хотят, никакой системы шин, контроля возвратных токов, доменов питания вообще нет.

Поскольку во всех слоях ширина проводников одинаковая, то очевидно о волновых сопротивлениях авторы тоже не подозревают.

Плата мертва как на высоких частотах так а на низких.

Т.е. игра без правил.
Зачем спрашивается проверять кростолки на плате по всем критериям мертвой?
Типа мы делаем мертвецов разных типов: с минимумом переходных, с минимумом кростолков...

Загляните в раздел про ARM-ы.
Он уже скоро обгонит раздел AVR.
Там меньше чем на 50 МГц процы уже никто не обсуждает.
Внешние шины на 48 и выше МГц.
HS USB - 480 МГц, Ethernet - 100 МГц, DDR - 133 и выше МГц,SDIO - 25 и более МГц, ZigBee, Wi-Fi, wireless USB - 2.4 ГГц, несчастный UART уже выводится на 2.5 МГц.
И всему этому хозяйству нужны соглассованные по волновому сопротивлению линии.

Т.е. TOPOR все тот же абсолютно морально устаревший продукт.

Приветствую всех.
Исходная плата имеет следующие параметры - 1095 цепей, 979 элементов, 285х132 мм, проводник-зазор 0.13-0.13 мм, 4 сигнальных слоя и 2 слоя питания.
Плата была разведена в Спектре и TopoR 4.1, после чего 2 топологии промоделированы в HyperLynx 7.1
Вид моделирования - Quick analysis, Show crosstalk strength estimates. Параметры стэкапа и характеристики пинов для обеих топологий одинаковые.
На выходе получили такие 2 отчета (см. приложение)

Как их можно прокомментировать? У Спектры ситуация с наводками отвратительная, 1.2V максимум. Топоровская топология не дает ни одного превышения над 100mV.
Интересно послушать ваше мнение на этот счет

[Guest_orthodox_*]

Плату говорите развели круто.. Посмотрим..

Казалось бы, предупреждают о начале крутого обc...алова
в стиле кунг-фу "танец слона на утятах" .....

Разговор обещает быть серьезным - судя по сайту автора http://aly.ogmis.lt/ -
автор- серьезный профессионал и знает, о чем говорит.


И действительно:

На плате нет ни Etherneta, ни DDR, ни USB, ни BGA. Вообщем ничего современного.
Ни диф.цепей, ни тюнингированных по задержкам, ни тюнингированных по волновому сопротивлению.

Процу ясно смерть после первого включения.

Переходные меняют референсный слой как хотят, никакой системы шин, контроля возвратных токов, доменов питания вообще нет.

И еще круче:

... очевидно о волновых сопротивлениях авторы тоже не подозревают....

И еще:

Плата мертва как на высоких частотах так а на низких.

А резюме, казалось бы, убеждает в полном негативизме автора и его настрое на атаку и обесценивание:

Т.е. TOPOR все тот же абсолютно морально устаревший продукт.

Но таков стиль автора! За этими не по мужски резкими высказываниями кроется конструктивизм и желание помочь обратной связью. А что еще, кроме обратной связи, ценится разработчикмми? Уж во всяком случае, не продажи - это дело маркетологов, а разработчик программы - такой же инженер по сути.


Вот, например:

Загляните в раздел про ARM-ы.
Он уже скоро обгонит раздел AVR.
Там меньше чем на 50 МГц процы уже никто не обсуждает.
Внешние шины на 48 и выше МГц.
HS USB - 480 МГц, Ethernet - 100 МГц, DDR - 133 и выше МГц,SDIO - 25 и более МГц, ZigBee, Wi-Fi, wireless USB - 2.4 ГГц, несчастный UART уже выводится на 2.5 МГц.
И всему этому хозяйству нужны соглассованные по волновому сопротивлению линии.

И это только то, что выделено, но если внимательно прочитать пост - можно и еще набрать полезных советов.


И это все, конечно, радостно. Потому что чем острее обс......ние, тем, значит , в правильном направлении идете, товарищи (с). Имеете, значит, креатив.

Судя по скорости работы над Топором, указанные фичи будут введены достаточно быстро и безглючно (до сих пор было так, что радовало)...
... и подобные обсуждения станут еще острее, уже не на ножах, а на МБР вероятно....

...Чем-то мне Топор как продукт напоминает печально известный FontChameleon от Ares. Хотелось бы, чтобы он избежал его участи... тогда Adobe не только выкупила саму фирму и ее продукты, но и на интернет аукционах выкупали копии, и несколько лет делали все, чтобы уничтожить всякое воспоминание о Cham-e (в открытую, забыв о лице фирмы Adobe)... А ведь это была лишь первая версия, с проблемами (с буквой "м", в частности).... Креатив есть креатив...

Авторы, я просто хочу чтобы Вы понимали такого рода "как бы наезды" - правильно. А именно перевод такой: "Автор, пиши еще!". Как бы при этом не комментировал "наезд" сам "наезжающий" ...

PS
обс.....ние = обсуждение (сокр.)
обc...алова=обсуждалова (жарг.)

[Жека]

Плату говорите развели круто.. Посмотрим..
...
Т.е. TOPOR все тот же абсолютно морально устаревший продукт.

Для особо одаренных - изначально эта плата в Спектровской разводке была выложена здесь как бенчмарк. То есть для демонстрации способностей автотрассировщика. Мы ее взяли и сделали свой бенчмарк. Не было задачи получить готовое изделие. Это понятно?

Топор не заменяет конструктору мозги и интуицию. Конструктор по-прежнему должен думать о грамотной компоновке и задании правил трассировки для LVDS, UART, Ethernet, DDR, WiFi, CD, MP3, КГБ, ЦРУ и ЕКЛМН. Мы в меру сил работаем над обеспечением конструктора нужными для этого инструментами.
И очень приветствуем конструктивную критику.

Для показа реальных значений надо моделировать, а не прикидывать.

Правильно! а ЧТО нужно моделировать? Всю плату - застрелиться легче, если она крупная. Значит не всю плату, а некое подмножество цепей. А как его определить?
С помощью экспресс-анализа, тренинги рулят
А что делать, если детальное моделирование и экспресс-анализ дают принципиально разные результаты?

Ну раз пиар, так пиар:
http://www.mentor.com/products/pcb/expedit...ccess_story.pdf

Пиар вещь хорошая, но меня интересовали реальные мнения живых людей - как ICX Синтезатор работает на плотных топологиях, насколько сильно замедляется разводка при его использовании и т.п.
Кого сейчас удивишь абстрактным пиаром.

Сообщение отредактировал Жека - Jun 7 2008, 07:11

[=AK=]

На плате нет ни Etherneta, ни DDR, ни USB, ни BGA. Вообщем ничего современного. Ни диф.цепей, ни тюнингированных по задержкам, ни тюнингированных по волновому сопротивлению.
Максимальная частота на которой там обозначены сигналы - 14 МГц.

Угу. И все же, какие у вас основания (помимо эмоций) называть ее "несовременной"?

Вот, например мой нынешний проект, который сейчас в стадии предварительной разработки. На плате есть Ethernet, но всего 100 МГц. Никакого желания гонять его по всей плате у меня, ессно, нет. Поставлю чип поближе к разъему, разъем возьму комбинированный, с трансами. Не вижу причин, почему бы мне пришлось сильно париться с Ethernet-ом. Кроме того, на плате есть HS USB, два канала. Исходя из имеющегося опыта работы с HS USB, опять же, не вижу проблем. Да, надо будет проложить две дифф. пары с нужным мне волновым 90 Ом. Нет, я в любом случае не стану доверять авторазводчику выбор ширины дорожек и расстояния, а задам их сам. Более того, лишний раз уточню эти параметры с изготовителем ПП. А проложу эти две пары вручную, после чего мог бы их зафиксировать и выдать авторазводчику как данность, чтобы он их не трогал. Да, у меня на плате стоит Циклон-3 в BGA. Справился бы с ним ТопоР - не знаю. Если бы не справился, я бы вручную сделал fun-out, после чего он скорее всего справился бы.

Вот вы про 14 МГц так презрительно. А у меня, например, есть возможность выбрать между двумя USB-шными чипами. Один более старый, ему требуется клок 48 МГц. А другой более современный, улучшенный, он может работать или от 48 МГц, или от 12 МГц. Конечно, я поставлю второй, современный. Зачем мне старье, зачем мне геморрой?

Никаких правил ни электирических, ни технологических, ни целостности сигналов в пректе задано не было.

Есть у меня такое чувство, что время, затраченное на задание этих правил (с учетом времени, затраченного на изучение того, как их надо задавать), не окупилось бы.

Скажем -12 V шли с зазором 0.13 по отношению к куче сигнальных проводников.

А что в этом криминального, просветите?

Или 14 МГц идущие на процессор шли с минимальным зазором с сигналом +12..-12 V с внешнего RS232 интерфейса. Процу ясно смерть после первого включения.

Почему "процу смерть"? Я этого тоже не понимаю.

Вообще же правило простое: критические цепи "отдавать на самотек" нельзя, их должен прокладывать разработчик. Однако никакого отношения к приведенному примеру разводки это правило не имеет, т.к. в там дается не пример "правильной платы", а пример использования инструмента. Который (пример) не обязан быть практичным.

Загляните в раздел про ARM-ы.
Он уже скоро обгонит раздел AVR.
Там меньше чем на 50 МГц процы уже никто не обсуждает.
Внешние шины на 48 и выше МГц.
HS USB - 480 МГц, Ethernet - 100 МГц, DDR - 133 и выше МГц,SDIO - 25 и более МГц, ZigBee, Wi-Fi, wireless USB - 2.4 ГГц, несчастный UART уже выводится на 2.5 МГц.

Вы напрасно сваливаете все в одну кучу. Особенно забавно видеть рядом 2.4 ГГц и 2.5 МГц. Причем, эти несчастные 2.5 МГц, кажется, тоже служат аргументом "против ТопоР-а"?

И всему этому хозяйству нужны соглассованные по волновому сопротивлению линии.

Не являясь специалистом по АРМ-ам, очень удивляюсь, зачем мелким АРМ-ам могут понадобиться согласованные по волновому сопротивлению линии? Они что, умеют дрыгать ногами с частотой 50-100 МГц? Или у них на чипе стоит Ethernet PHY? Что-то не встречал пока, даже у старших АРМов видел только MAC, а ему согласованные линии ни к чему. Или, может, у них на чипе стоит HS USB? Тоже не могу припомнить, поголовно все FS USB, которому, при его 12 МГц, согласованное волновое не нужно.

Да, ядра ARM-ов работают на высоких частотах. Но ПП об этом не знает и никогда не узнает. Единственное, что им нужно - надежная земля и развязывающие кондеры близко к ногам.

А Zigbee в качестве аргумента вам уж и вовсе не надо было приводить. Нет там ничего, что надо было бы разводить авторазводчиком. Все ВЧ цепи настолько мизерны, а требования к ним настолько специфичны, что надо быть совсем уж "в танке", чтобы тратить время на то, чтобы задавать правила их разводки авторазводчику, вместо того, чтобы развести их вручную.

Вообще же, вопрос философский и интересный. По сути, вы утверждаете, что современные ПП все больше используют "высокие частоты" - согласованные линии, высокие тактовые, и т.п., и что тренд будет сохраняться. Я же, в качестве контраргумента, скажу, что тренд этот мнимый, и вызван он недостаточной степенью интеграции чипов, и только. Все (или почти все) "высокие частоты" в современных чипах находятся внутри кристалла и наружу, на ПП не выходят, и (за редким исключением) не должны выходить. Количество этих "исключений" мало и, в силу этого, может успешно обрабатываться вручную.

Полагаю, что если у вас платы очень "высокочастотные", то это значит, что вы используете чипсеты, недостаточно "зрелые" для вашей области. Скорей всего область у вас новая и "горячая", т.е. довольно маргинальная и не считающая деньги. Рано или поздно она "созреет", и тогда все "высокочастотные" цепи уйдут внутрь чипсетов.

[AlexandrY]

Вы точно угадали интонацию, я пытаюсь дать конструктивную обратную связь.

В ближайшей перспективе я думаю автоматическая трассировка будет играть еще большую роль чем сейчас.
Многослойки дешевеют, правила трассировки все более формализуются.
Места для творчества в трассировке все меньше.
Берешь какую нибудь 12-и слойную плату на которой стоит 400-600 МГц проц.
Проект выполнен с применением Allegro PCB SI, череда серых унылых окон.
Сотни правил для SI. Почти все сделано на автомате.
Там на слоях по пару десятков проводников, места остается море.
Но народ упорно делает в 12-и слоях, ему главное упростить жизнь, а не сэкономить слои.

Для DDR3 вообще созданы паттерны трассировки от модулей до проца и от которых нельзя отклоняться.

А вот другой 'use case', как говориться.

Скажем у нас масса работы с трассировкой GSM модулей.
Их трассируют вообщем и не инжинеры-электронщики и не проффесиональные трассировщики, а ребята просто назначенные делать проект с этими модулями.

Элементы 0204, все помещается на 2-х см2, есть планировка слоев от оригинального разработчика и схема расположения ключевых компонентов и все.
Здесь трассировка идет от балды, чем более автоматизирована тем лучше,
Кривые дороги так кривые их там все равно никто не увидит в 12-и слоях, а наружные либо сплошная металлизация либо все закрыто чипами которые бок к боку стоят.
Но ребята просто помешаны на удобстве среды разработки.
Чтоб в одном окне, чтоб одним кликом сверка между схемой и PCB, чтоб автоматический BOM и желательно сразу с правильными id для станка, чтоб поиск и выборка по всем мыслимым критериям, чтоб полупрозрачные окна и слои, везде всплывающая подсказка и оконтуривание по наведению курсора и т.д.

Вот два из направлений которые TOPOR помему-то игнорирует.
А ведь у них там вроде приказ на "инновации"

Или инновация в том чтобы сбить с толку конкурентов и отвлечь их ресурсы на решение ненужных задач.
Как вроде на обратное переубеждение разработчиков, что лучше использовать традиционные методы и не искать экстрима.

Казалось бы, предупреждают о начале крутого обc...алова
в стиле кунг-фу "танец слона на утятах" .....

Разговор обещает быть серьезным - судя по сайту автора http://aly.ogmis.lt/ -
автор- серьезный профессионал и знает, о чем говорит.
И действительно:

И еще круче:

И еще:
А резюме, казалось бы, убеждает в полном негативизме автора и его настрое на атаку и обесценивание:
Но таков стиль автора! За этими не по мужски резкими высказываниями кроется конструктивизм и желание помочь обратной связью. А что еще, кроме обратной связи, ценится разработчикмми? Уж во всяком случае, не продажи - это дело маркетологов, а разработчик программы - такой же инженер по сути.
Вот, например:

И это только то, что выделено, но если внимательно прочитать пост - можно и еще набрать полезных советов.
И это все, конечно, радостно. Потому что чем острее обс......ние, тем, значит , в правильном направлении идете, товарищи (с). Имеете, значит, креатив.

Судя по скорости работы над Топором, указанные фичи будут введены достаточно быстро и безглючно (до сих пор было так, что радовало)...
... и подобные обсуждения станут еще острее, уже не на ножах, а на МБР вероятно....

...Чем-то мне Топор как продукт напоминает печально известный FontChameleon от Ares. Хотелось бы, чтобы он избежал его участи... тогда Adobe не только выкупила саму фирму и ее продукты, но и на интернет аукционах выкупали копии, и несколько лет делали все, чтобы уничтожить всякое воспоминание о Cham-e (в открытую, забыв о лице фирмы Adobe)... А ведь это была лишь первая версия, с проблемами (с буквой "м", в частности).... Креатив есть креатив...

Авторы, я просто хочу чтобы Вы понимали такого рода "как бы наезды" - правильно. А именно перевод такой: "Автор, пиши еще!". Как бы при этом не комментировал "наезд" сам "наезжающий" ...

PS
обс.....ние = обсуждение (сокр.)
обc...алова=обсуждалова (жарг.)

Ха, интересный вариант движения трендов.
А я так вижу иначе.
Уже сейчас я без 3-х процессоров (uC если точнее) не обхожусь.
Чтобы убить конкурентов фичей нужно столько, чтоб на листе A4 не умещались.
А процессоры нужно соединить минимум SPI 25 МГц, а вот уж есть чипы c SPI на 50 МГц.
А процессоры у меня стоят не бок о бок, иначе смысла в них нет, а на разных модулях.

Ethernet говорите на 100 Мгц применили. А вот мой клиент говорит, что 1 ГГц давно ставить пора, вишь ли видеотрафик крепчает, тормоза на 100 МГц будут.

HS USB если не можете припомнить на мелких ARM, то даю наводку - NXP, ST

Вот сейчас сижу и очередной раз проверяю целостность сигнала на STR91x, у него ALE имеет длительность 10 нс, а мне нужно еще укоротить, производительность внешней памяти не устраивает, однако.

ZigBee, Wi-Fi смешно вам, а нам не смешно, когда дальность падает просто потому, что не учли паразитные емкости и не той толщины дороги положили.


А свою FPGA вы чем соединяете с процом? По I2C что ли? Или умудрились так, что проц и FPGA интенсивно не обмениваются?

Короче думается мне, что это ваша последняя плата где вы так легкомысленно относитесь к SI.
Впрочем вы же ее еще не запустили.

Угу. И все же, какие у вас основания (помимо эмоций) называть ее "несовременной"?

Вот, например мой нынешний проект, который сейчас в стадии предварительной разработки. На плате есть Ethernet, но всего 100 МГц. Никакого желания гонять его по всей плате у меня, ессно, нет. Поставлю чип поближе к разъему, разъем возьму комбинированный, с трансами. Не вижу причин, почему бы мне пришлось сильно париться с Ethernet-ом. Кроме того, на плате есть HS USB, два канала. Исходя из имеющегося опыта работы с HS USB, опять же, не вижу проблем. Да, надо будет проложить две дифф. пары с нужным мне волновым 90 Ом. Нет, я в любом случае не стану доверять авторазводчику выбор ширины дорожек и расстояния, а задам их сам. Более того, лишний раз уточню эти параметры с изготовителем ПП. А проложу эти две пары вручную, после чего мог бы их зафиксировать и выдать авторазводчику как данность, чтобы он их не трогал. Да, у меня на плате стоит Циклон-3 в BGA. Справился бы с ним ТопоР - не знаю. Если бы не справился, я бы вручную сделал fun-out, после чего он скорее всего справился бы.

Вот вы про 14 МГц так презрительно. А у меня, например, есть возможность выбрать между двумя USB-шными чипами. Один более старый, ему требуется клок 48 МГц. А другой более современный, улучшенный, он может работать или от 48 МГц, или от 12 МГц. Конечно, я поставлю второй, современный. Зачем мне старье, зачем мне геморрой?
Есть у меня такое чувство, что время, затраченное на задание этих правил (с учетом времени, затраченного на изучение того, как их надо задавать), не окупилось бы.
А что в этом криминального, просветите?
Почему "процу смерть"? Я этого тоже не понимаю.

Вообще же правило простое: критические цепи "отдавать на самотек" нельзя, их должен прокладывать разработчик. Однако никакого отношения к приведенному примеру разводки это правило не имеет, т.к. в там дается не пример "правильной платы", а пример использования инструмента. Который (пример) не обязан быть практичным.
Вы напрасно сваливаете все в одну кучу. Особенно забавно видеть рядом 2.4 ГГц и 2.5 МГц. Причем, эти несчастные 2.5 МГц, кажется, тоже служат аргументом "против ТопоР-а"?
Не являясь специалистом по АРМ-ам, очень удивляюсь, зачем мелким АРМ-ам могут понадобиться согласованные по волновому сопротивлению линии? Они что, умеют дрыгать ногами с частотой 50-100 МГц? Или у них на чипе стоит Ethernet PHY? Что-то не встречал пока, даже у старших АРМов видел только MAC, а ему согласованные линии ни к чему. Или, может, у них на чипе стоит HS USB? Тоже не могу припомнить, поголовно все FS USB, которому, при его 12 МГц, согласованное волновое не нужно.

Да, ядра ARM-ов работают на высоких частотах. Но ПП об этом не знает и никогда не узнает. Единственное, что им нужно - надежная земля и развязывающие кондеры близко к ногам.

А Zigbee в качестве аргумента вам уж и вовсе не надо было приводить. Нет там ничего, что надо было бы разводить авторазводчиком. Все ВЧ цепи настолько мизерны, а требования к ним настолько специфичны, что надо быть совсем уж "в танке", чтобы тратить время на то, чтобы задавать правила их разводки авторазводчику, вместо того, чтобы развести их вручную.

Вообще же, вопрос философский и интересный. По сути, вы утверждаете, что современные ПП все больше используют "высокие частоты" - согласованные линии, высокие тактовые, и т.п., и что тренд будет сохраняться. Я же, в качестве контраргумента, скажу, что тренд этот мнимый, и вызван он недостаточной степенью интеграции чипов, и только. Все (или почти все) "высокие частоты" в современных чипах находятся внутри кристалла и наружу, на ПП не выходят, и (за редким исключением) не должны выходить. Количество этих "исключений" мало и, в силу этого, может успешно обрабатываться вручную.

Полагаю, что если у вас платы очень "высокочастотные", то это значит, что вы используете чипсеты, недостаточно "зрелые" для вашей области. Скорей всего область у вас новая и "горячая", т.е. довольно маргинальная и не считающая деньги. Рано или поздно она "созреет", и тогда все "высокочастотные" цепи уйдут внутрь чипсетов.

[Владимир]

Но народ упорно делает в 12-и слоях, ему главное упростить жизнь, а не сэкономить слои.

Да мне как то тоже рекомендации от "туда" прислали
Слой ничего не стоит, их количество не является определяющим.
Верхний нижний не для разводки ...
Скоро и до нас дойдет энта мода

[=AK=]

В ближайшей перспективе я думаю автоматическая трассировка будет играть еще большую роль чем сейчас.

Согласен. Сейчас примерно такое же соотношение с ручной трассировкой, какое было между ассемблерным кодом и С лет двадцать назад.

Ethernet говорите на 100 Мгц применили. А вот мой клиент говорит, что 1 ГГц давно ставить пора, вишь ли видеотрафик крепчает, тормоза на 100 МГц будут.

Мне видеотрафик по барабану. А вот чипов с IEEE-1588 на гигабитном Эзернете чегой-то не нашел. И найду ли хоть когда-нибудь - не знаю.

HS USB если не можете припомнить на мелких ARM, то даю наводку - NXP, ST

Приведите конкретные типы этих АРМов или дайте ссылки. У меня нет времени перелопачивать даташиты всех мелкоконтроллеров, которые наплодили этих две фирмы. Иначе мне придется держать вас за чайника, который ведется на слова "USB 2.0", не понимая, что USB 2.0 Full Speed означает 12 Мбит/сек

ZigBee, Wi-Fi смешно вам, а нам не смешно, когда дальность падает просто потому, что не учли паразитные емкости и не той толщины дороги положили.

Дык, неужто авторазводчик в том виноват?

А свою FPGA вы чем соединяете с процом? По I2C что ли?

По SPI

Или умудрились так, что проц и FPGA интенсивно не обмениваются?

Угу. Иначе нахрен нам бы FPGA сдалась.

[AlexandrY]

Так, если интересуют ARM-ы, марки, явки, адреса давайте на сахару.
Там поглядим кто ламер...

IEEE-1588 уважаю, но он мне тоже по барабану (пока).

Нахрен FPGA если не для усиления CPU, а значит и связь с FPGA должна быть как с набортной периферией.
А иначе я подозреваю, что вы не в тему юзаете FPGA

Я за симбиоз, всех тулсов девелопера в одном пакете.
Altium Designer forever!

Согласен. Сейчас примерно такое же соотношение с ручной трассировкой, какое было между ассемблерным кодом и С лет двадцать назад.
Мне видеотрафик по барабану. А вот чипов с IEEE-1588 на гигабитном Эзернете чегой-то не нашел. И найду ли хоть когда-нибудь - не знаю.
Не суйте пальцем в небо, давайте конкретные ссылки. У меня нет времени перелопачивать даташиты всех мелкоконтроллеров, которые наплодили этих две фирмы. Иначе мне придется держать вас за чайника, который ведется на слова "USB 2.0", не понимая, что USB 2.0 Full Speed означает 12 Мбит/сек
Дык, неужто авторазводчик в том виноват?
По SPI
Угу. Иначе нахрен нам бы FPGA сдалась.

[=AK=]

Так, если интересуют ARM-ы, марки, явки, адреса давайте на сахару.
Там поглядим кто ламер...

Если я гуглю на слова ARM HS USB, то первым делом я напарываюсь на сайты типа "Радио-Лоцман", где в таблице обозначено, что LPC2364FBD100...LPC2378FBD144 якобы имеют "USB 2.0 (HS) ". А когда я кликаю на приведенные там ссылки, то открываются даташиты, в которых USB неизменно обозачен как FS (Full Speed) со скоростью 12 Мбит/сек.

PS: Потратив некоторое время на поиски на сайте NXP, наконец-то обнаружил LPC2880/LPC2888 с настоящим HS USB. И все равно, одна дифф. пара погоды на плате не делает, нетрудно развести ее руками.

[инzheнер]

Друзья, не ругайтесь. Сегодня - суббота, выходной день. Должно быть прекрасное настроение .
А HS у NXP действительно есть - LPC288x, LPC3180.

[Yuri Potapoff]

Странно, что в Таганроге суббота выходной день.

[Эляна]

Хотя я и понимаю почему были показаны оценочные результаты (черный пиар однако - авось не станут разбираться в сути). Хотя тут удивляться не приходится, достаточно проследить все дискуссии затеянные скрытыми и явными членами топорной команды.

Обвинение слишком серьезно, чтобы оставить его без внимания. И я попытаюсь как раз разобраться в сути.
Были выложены две разводки одной и той же платы – спекктровская и топорная. Сразу оговорю, что спекктровская разводка была выложена Юрием Потаповым пару лет назад для проверки трассировочных способностей ТопоРа. (Он сомневался, что ТопоР сможет развести подобную плату). Условия разводки (толщина проводников и зазор) идентичные. В ТопоРной плате на 1714 переходов меньше и суммарная длина проводников меньше на 9.5 метров. (В первоначальном варианте длина была меньше на 12 метров, два с половиной метра добавилось после увеличения желательного зазора с 7.5 до 20 мил).
( Только не нужно сразу по обыкновению переводить стрелки на отсутствие дифпар и выравнивания. Они скоро появятся, тогда и обсудим преимущества и недостатки конкретной реализации конкретной функциональности.)
То, что на топорной плате значительно больше свободного места и величина зазоров больше – очевидно. Если длина проводников меньше, а зазоры больше, то уровень перекрестных помех меньше. Вроде бы, тоже очевидно. Однако есть люди, опровергающие даже очевидное. Они, правда, были и раньше (пример - апостол Фома).
Для того чтобы иметь дополнительные аргументы в диалогах с подобными людьми, да и понять, насколько реально снижается уровень перекрестных помех, возникло естественное желание воспользоваться разрекламированной программой HyperLinx, тем более что авторитетный человек, ее рекламировавший, утверждал, что она считает наводки в непараллельных проводниках.
Раньше, когда топорная топология содержала дуги, ее нельзя было просчитать с помощью внешних программ. Теперь есть режим any-angle трассировки отрезками прямых (без дуг).
Экспресс-расчет первого варианта (минимальный зазор – 5 мил, желательный – 7.5 мил) показал, что в топорной топологии уровень максимальной помехи в три раза ниже. Что, вообще говоря, объяснимо, поскольку длина меньше, а зазор во многих местах больше). После этого желательный зазор был увеличен до 20 мил и нажатием на ”кнопочку” были раздвинуты проводники (и переходы) в свободных местах. Следующий расчет показал значительное улучшение картины. Далее – естественное желание поделиться информацией со специалистами.
Теперь о результатах расчета.

Быстрый Анализ не является моделированием, а является алгоритмом экспертной оценки - поэтому и такие большие расхождения в результатах.

На то он и экспресс - Быстро ищутся параллельные сегменты и выдается суммарный отчет. Для большинства "не топорных" плат - это близко к искомому.

В случае с параллельной разводкой система может помочь в решении, в случае топора ее нет.

Ну, во-первых, расчет наводки в непараллельных проводниках показал, что что-то считается, и результаты, как я поняла из сообщения г-на Потапова, согласуются с результатами MWO. Во-вторых, Вы своими сообщениями посеяли большие сомнения в возможностях HyperLinx вообще что-то точно посчитать. Сами перечитайте, что написали. Смысл: простейшие расчеты делаются с серьезными ошибками, а доверять нужно сложному моделированию. Представьте, что Вам рассказывают, что некто, не имеющий представления об элементарной арифметике, легко берет тройные интегралы. Вы поверите? Лично я – нет.
Что касается точного моделирования выбранной Вами цепи. Ее длина в обеих топологиях примерно одинакова (в топорной – чуть меньше). Суммарная длина проводников агрессоров в топорной - чуть больше. Зазоры в топорной существенно больше (где-то в два, где-то в три раза). Вывод: в топорном варианте помеха должна быть меньше, ну, хотя бы в три-четыре раза. У Вас суммарные помехи примерно равны.

Так что, если уж и говорить о черном пиаре, то в отношении Вас и HyperLinx. Получилась типичная антиреклама.

Сообщение отредактировал Эляна - Jun 9 2008, 07:41

[avesat]

...
Во-вторых, Вы своими сообщениями посеяли большие сомнения в возможностях HyperLinx вообще что-то точно посчитать. Сами перечитайте, что написали. Смысл: простейшие расчеты делаются с серьезными ошибками, а доверять нужно сложному моделированию....

Ну не пишите откровенную чушь. Было лишь сказано что моделирование производилось от балды т.к некоторые даже не удосужились задать порты на плате. При этом быстрые анализы не являются показателем нормальной/ненормальной разводки ПП. Для этого необходимо использовать более сложный анализ (задать клоки, подключить модели, задать стекап платы и т.д)

Так что, если уж и говорить о черном пиаре, то в отношении Вас и HyperLinx. Получилась типичная антиреклама.

Кто не пользовался симуляторами раньше, а просчитывал обратные токи и кростолки для МПП в голове, тот и не будет использовать HL и сейчас, думая что он "крут"

PS последним предложением никого не хотел обидеть, а лишь выразил свое восхищение такими людьми

[Эляна]

Ну не пишите откровенную чушь. Было лишь сказано что моделирование производилось от балды т.к некоторые даже не удосужились задать порты на плате. При этом быстрые анализы не являются показателем нормальной/ненормальной разводки ПП. Для этого необходимо использовать более сложный анализ (задать клоки, подключить модели, задать стекап платы и т.д)

Во-первых, и для экспресс-анализа некоторые параметры задаются, тот же стекап, например.
Во-вторых, насколько я понимаю, экспресс-анализ – быстрый расчет с ЗАВЫШЕННЫМ значением помехи. Если на всех цепях кросстолки в допуске, можно дальше не моделировать. Точный анализ проводится для цепей, кросстолки в которых вышли за рамки.

[Жека]

Да мне как то тоже рекомендации от "туда" прислали
Слой ничего не стоит, их количество не является определяющим.

Владимир, Вы ничего не путаете? Специально запросил у коллеги, занимающейся оценкой изготовления
подготовка + e-test
8 слоев - 480$
10 слоев - 580$

2 слоя добавили, и на 20% увеличили цену. Так что по-хорошему, если Вы могли сделать 8 слоев, а сделали 10 - эти 100 баксов надо вычесть из Вашей зарплаты

[Uree]

Во-вторых, насколько я понимаю, экспресс-анализ – быстрый расчет с ЗАВЫШЕННЫМ значением помехи.

Почти наверняка - нет. Скорее всего просто используются упрощенные модели и упрощенный расчет. Не факт, что значения будут завышены.
С другой стороны конструктор(или разработчик) должны знать, что и где у них на плате и что действительно нужно проверить, а на что можно закрыть глаза. Поэтому не вижу особой необходимости проверять всю плату. Разве что чужая в руки попала, да еще и без схемы, а отвечать за ее работоспособность Вам придется, но это уже какой-то частный случай.

[=AK=]

Скорее всего просто используются упрощенные модели и упрощенный расчет. Не факт, что значения будут завышены.

Пока результаты расчетов не характеризованы и не верифицированны (хотя бы производителем продукта, а лучше - сторонними независимыми организациями), верить что "грубым", что "точным" расчетам можно примерно одинаково. То есть, никак. Какая хрен разница, если одни расчеты, например, дают 300% ошибки, а другие "всего" 250%?

[Uree]

Пока результаты расчетов не характеризованы и не верифицированны (хотя бы производителем продукта, а лучше - сторонними независимыми организациями)

Это как??? Я знаю три метода проверки результатов, а Вы что имеете в виду?
Можно взять документацию, в которой приведены формы сигналов полученные при моделировании с использованием модели от производителя(на быстродействующие чипы обычно есть, например на ПЛИСы) в том же Гипер Линксе
Можно на готовом дизайне записать получившиеся сигналы и начать диалог с производителем - только позновато это делать, не находите?
Еще можно на стадии готовности дизайна отправить его производителю на вопрос согласования, а потом, в случае проблем, можно что-то требовать - "почему на заработало как обещано в доках?!"
Вы о каком способе писали?

[=AK=]

а Вы что имеете в виду?

Я имею ввиду, что точность получаемых результатов должна быть как-то оговорена заранее. То есть, производитель должен был где-то написать: "При таких-то и таких-то условиях (модели производителя и пр.) точность получаемых результатов метода А будет столько-то (типично) и столько-то (в худшем случае). А если используется метод Б - то столько-то и столько-то".

Если этого не сделано, то результаты обоих методов имеют более-менее одинаковую ценность, и спорить о том, "какой и насколько лучше", не имеет смысла. А если это сделано, то пусть те, кто владеет инструментом, приведут соответствующие цифры, вместо того, чтобы сотрясать воздух.

[fill]

Во-первых, и для экспресс-анализа некоторые параметры задаются, тот же стекап, например.
Во-вторых, насколько я понимаю, экспресс-анализ – быстрый расчет с ЗАВЫШЕННЫМ значением помехи. Если на всех цепях кросстолки в допуске, можно дальше не моделировать. Точный анализ проводится для цепей, кросстолки в которых вышли за рамки.

1. Для начала откройте документацию и прочитайте для чего используются оба метода.
2. Попробуйте понять чем могут отличаться два метода: один за пару минут выдающий результат, а другой за несколько часов.
3. Если нет воображения - посмотрите на рисунок [attachment=21865:attachment], запишите координаты 1000 точек для каждой кривой, а затем только 4 точек. Затем дайте кому-нибудь построить по этим точкам исходные кривые.
Как не трудно понять, для второй кривой будет сто процентное повторение как для 1000 точек, так и для 4 точек. А для первой абсолютная непохожесть для 4 точек. В этом и разница результатов оценочных алгоритмов от реального моделирования.
4. Девушка займитесь своим делом и не лезьте туда где вы абсолютный профан.

[Жека]

Цитирую документ, переведенный компанией Megratec

Быстрый Анализ выполняется быстро, потому что не производится детального
моделирования. Используются алгоритмы экспертной системы, которые принимают в расчет
эффекты полей передающих линий (импеданс и связанность), а также скорости фронтов и
стек. Без детального моделирования можно только оценить размеры риска. Вы можете
обнаружить, что риски имеют тенденцию переоцениваться в Быстром Анализе. Это
консервативная оценка рисков, поскольку лучше включить цепи, которые не имеют проблем,
чем пропустить те, которые нужно исправить. С другой стороны, оценка обычно не слишком
консервативная, поэтому цепи, над которыми нужно работать не будут “похоронены” под
большим количеством цепей с малым риском.
Для нахождения реального размера проблемы целостности сигналов, выбросов, задержки
или наводки, нужно провести детальное моделирование. Т.к. Быстрый Анализ выполняется
намного быстрее, чем моделирование, он предоставляет эффективный путь идентификации
тех цепей, которые требуют детального моделирования.

fill, чаще перечитывайте свою подпись Вы хорошо знаете продукт на уровне пользователя,
но вот в теорию лезть не стоит

Сообщение отредактировал Жека - Jun 9 2008, 13:25

[fill]

Что касается точного моделирования выбранной Вами цепи. Ее длина в обеих топологиях примерно одинакова (в топорной – чуть меньше). Суммарная длина проводников агрессоров в топорной - чуть больше. Зазоры в топорной существенно больше (где-то в два, где-то в три раза). Вывод: в топорном варианте помеха должна быть меньше, ну, хотя бы в три-четыре раза. У Вас суммарные помехи примерно равны.

Так что, если уж и говорить о черном пиаре, то в отношении Вас и HyperLinx. Получилась типичная антиреклама.

1. Сделайте прототип и проверьте или посчитайте в другом пакете точного моделирования SI.
2. Я не занимаюсь само рекламой и подгонкой результатов, а выдаю, то что есть на самом деле (в отличие от вас).

[=AK=]

1. Для начала откройте документацию и прочитайте для чего используются оба метода.
2. Попробуйте понять чем могут отличаться два метода: один за пару минут выдающий результат, а другой за несколько часов.

Несколько часов - это круто. А если они туда еще задержек добавят, то вообще несколько дней может считать. Еще круче будет.

Есть у меня знакомый бизнесмен, в области измерения температуры, термометров, и т.п. По происхождению он датчанин. Однажды разговорились мы с ним о немецкой основательности и качестве. Вот, говорит, смотри, два термометра, с круглой шкалой, примерно одинаковой точности. Один сделан на Тайване. Второй - в Германии. Китайский почти ничего не весит. А немецкий увесистый, берешь его в руки - "маешь вещь" (с). Знаешь, говорит, почему? Потому что к задней крышке немецкого прикручена увесистая железка. Для веса, больше ни для чего. Потому что качественная вещь не может ничего не весить, она должна быть увесистой. Поэтому, говорит, вот этот немецкий производитель прикручивает к своему термометру железяку и продает его в несколько раз дороже, чем китайцы.

С тех пор я как-то не очень верю, будто что-то более увесистое на самом деле качественнее.

не лезьте туда где вы абсолютный профан.

А все же хотелось бы услышать сравнение этих методов не по такому косвенному показателю, как по времени счета.

[fill]

Цитирую документ, переведенный компанией Megratec

Быстрый Анализ выполняется быстро, потому что не производится детального
моделирования. Используются алгоритмы экспертной системы, которые принимают в расчет
эффекты полей передающих линий (импеданс и связанность), а также скорости фронтов и
стек. Без детального моделирования можно только оценить размеры риска. Вы можете
обнаружить, что риски имеют тенденцию переоцениваться в Быстром Анализе. Это
консервативная оценка рисков, поскольку лучше включить цепи, которые не имеют проблем,
чем пропустить те, которые нужно исправить. С другой стороны, оценка обычно не слишком
консервативная, поэтому цепи, над которыми нужно работать не будут “похоронены” под
большим количеством цепей с малым риском.
Для нахождения реального размера проблемы целостности сигналов, выбросов, задержки
или наводки, нужно провести детальное моделирование. Т.к. Быстрый Анализ выполняется
намного быстрее, чем моделирование, он предоставляет эффективный путь идентификации
тех цепей, которые требуют детального моделирования.

fill, чаще перечитывайте свою подпись Вы хорошо знаете продукт на уровне пользователя,
но вот в теорию лезть не стоит

1. А теперь внимательно перечитайте написанное и ответьте:
- Вы наиболее критические цепи установили?
- Что мешало вам на них провести детальный анализ, как здесь сказано?
- Результаты быстрого анализа для топологии спектры близки к детальному анализу? (возможную причину я уже обозначил).
Если не понятно "теоретикам", то поясню теорию процесса быстрого анализа (как я ее предполагаю):
а) запуск моделирования\расчета удельных наводок и запись их в таблицу\матрицу (тип_трассы-расстояние-удельная_величина)
б) поиск параллельных сегментов, расчет их длины и получение наводки =удельная*длину
Весь процесс происходит быстро, т.к. моделирование происходит только в самом начале, для получения матрицы удельных значений. При параллельной топологии такой процесс имеет малую погрешность. В случае не параллельной возможно наличие большого кол-ва пропущенных сегментов, что мы и видим в результатах.
2. Насколько я понимаю под демагогией вы хотите похоронить суть вопроса, сформулированного в начале дискуссии - намного ли выигрывает топорная топология по сравнению с нетопорной. Вы готовы привести реальные результаты того, что наводок намного меньше? Если готовы, то приведите.
3. Как раз в теорию я изначально и не лезу (в отличие от вас), вы мне дали конкретный пример, я вам выдал конкретный результат. Я не теоретик, а практик и пока практика не покажет правильность теории я не поверю.

[fill]

Несколько часов - это круто. А если они туда еще задержек добавят, то вообще несколько дней может считать. Еще круче будет.

Дорогой какие задержки? Вы понимаете разницу между поведенческим анализом (функционально-временнЫм динамическим) и между анализом целостности сигналов и перекрестных помех?

Попробуйте сформулировать какие исходные данные нужны для первого и для второго.
Какие результаты вы можете получить после каждого из них.
Какие виды временнОго анализа существуют (их три основных).
И увидите существенную разницу как в применении, так и в результатах.

[=AK=]

Вы понимаете разницу между поведенческим анализом (функционально-временнЫм динамическим) и между анализом целостности сигналов и перекрестных помех?

Нет, не понимаю. Оба звучат красиво, но мне мало дела до красот словосочетаний, оставлю это маркетирам. Мне бы узнать, с какой точностью дают результаты тот и другой методы. И если окажется, что один метод дает ошибку в 10 раз, а другой "всего" в 5 раз, то я, пожалуй, всегда буду пользоваться тем, который считает быстрее.

Какие результаты вы можете получить после каждого из них.

Ответа на этот вопрос я давно уже допытываюсь. Какова точность получаемых результатов, насколько они соответствуют действительности? Почему Ментор на сайте, говоря о ГиперЛинксе, тоже произносит много красивых слов, но старательно избегает приводить какие-либо цифры?

Я понимаю, что даже неточный инструмент лучше, чем никакого. Но смешно спорить о метрологической точности двух индикаторов, каждый из которых врет по-своему, коль скоро ни один из них не аттестован как средство измерения.

[Эляна]

Девушка займитесь своим делом и не лезьте туда где вы абсолютный профан.

Я вижу, хамство – Ваш основной аргумент в дискуссии.

Если нет воображения - посмотрите на рисунок

Думаю, не стоило тратить свое “драгоценное время” на создание рисунка, не имеющего никакого отношения к обсуждаемой теме.

1. Для начала откройте документацию и прочитайте для чего используются оба метода.
2. Попробуйте понять чем могут отличаться два метода: один за пару минут выдающий результат, а другой за несколько часов.

Про документацию Женя меня опередил. Перевод, к сожалению, оставляет желать лучшего, однако смысл цитаты, приведенной Женей, абсолютно ясен.
“Вы можете обнаружить, что риски имеют тенденцию переоцениваться в Быстром Анализе.” Перевожу: все агрессоры считаются работающими синфазно и на максимальной амплитуде. Реальное моделирование с учетом нагрузки, сдвига фаз и т.д. может показать, что истинное значение помехи меньше, чем рассчитанное, но никак не больше.

Ну и, наконец, хочу снять с HyperLinx обвинения в топорофобии.
Вернемся к моим элементарным расчетам.

Если мы ограничимся одной ступенькой, то получим оценку снизу, однако, как видим, погрешность – максимум десятки процентов, а не порядки. Если в качестве оценки взять опять-таки одну первую ступеньку, но длины 2l, получим уже оценку сверху, причем довольно грубую

Уточняю, ,
поэтому длину ступеньки следует брать не более 1.64l.
Зная значение минимального зазора между проводниками (d) и угол (α), легко подсчитать значение l = d* ctgα.
Проведем эксперимент.
Имеем два расходящихся проводника (приложены соответствующие .pcb-файлы для желающих убедится, эксперимент реальный, и не имеет отношения к пиару, ни к черному, ни к белому). Расстояние между центрами контактов (длина горизонтального проводника – 18 мм. Расстояние между соседними контактами (d) – 0.65 мм. Расстояние между центрами первого и четвертого контактов – 2.6 мм.
Вычисляем котангенс угла и эквивалентную длину l = 4.5 мм. Умножаем на 1.64, получаем 7.38 мм. Еще раз оговорим, что помеха, вычисленная с указанной эквивалентной длиной параллельных проводников завышена.
Что же нам дает HyperLinx? Для расходящихся проводников – 25 mV, для эквивалентных параллельных – 27 mV. Вывод: HyperLinx умеет рассчитывать перекрестные помехи в непараллельных проводниках, причем точность достаточная. Так что, обвинение в черном пиаре возвращаю Вам, Fill.

Сообщение отредактировал Эляна - Jun 10 2008, 06:35

Прикрепленные файлы

 TestBench2_8gr_.pcb ( 27.58 килобайт ) Кол-во скачиваний: 31
 TestBench2_par.pcb ( 63.55 килобайт ) Кол-во скачиваний: 28

 

[fill]

Ну раз честно признались, что не знаете, то проведу мини ликбез:
Анализ целостности сигналов и наводки:
- нужно иметь модели фронтов сигналов на пинах микросхем, корректное описание стека платы
- моделируется переключение 0-1 и 1-0
- важно получение правильной формы сигнала - не превышено значение повышающего\понижающего выброса по фронту, монотонность, звон.

ВременнОе моделирование - бывает трех основных видов: динамическое, статическое и симбиоз их.
динамическое:
- нужно иметь поведенческие модели компонентов (упрощенно - какой сигнал появится на выходе, если на вход пришел соответствующий сигнал)
- нужно иметь набор задержек на компонентах и на трассах (если хотите моделировать с учетом топологии)
- нужно сформировать набор тестовых воздействий
- важно получить правильную последовательность сигналов на выходах устройства, т.е. проверяется логика работы устройства

статическое:
- нужно иметь набор задержек
- анализируется нарушение временнЫх параметров

симбиоз:
- нужно иметь набор задержек и модели распространения сигнала внутри микросхем (т.е. на каком конкретно выходе появится сигнал).
- - анализируется нарушение временнЫх параметров, данный тип анализа лучше чем простой статический, т.к. результаты анализа содержат только действительные пути (нет ложных).

По поводу точности - я могу конечно озвучить виденную цифру от одной из фирм, это 3%. Но если вы умеете думать, то должны понимать, что:
- есть еще понятие погрешности физических измерений и она может быть очень существенной
- если вы производите только один анализ с одними параметрами компонентов и платы, то на изготовленной плате, могут быть другие параметры как самой платы (уход тех. процесса), так и компонентов (допуски).
Поэтому любители натурных исследований последнее время попадают в неприятную ситуацию:
- сделали тестовую плату - работает
- запустили серию - половина не работает.
А объяснение в данном случае простое - они сделали устройство на границе работоспособности и нет достаточного запаса, чтобы при всех неблагоприятных условиях оно осталось работоспособным.
Еще одна причина использования программ анализа была озвучена в указанной мной ссылке - фирма отметила, что одним из основных достоинств анализа была возможность посмотреть сигналы там, где физически это было не возможно сделать (мелкие компоненты, скрытые переходы ...)

To Эляна:
оба передатчика слева:
NET = NET00000
Nets coupled during crosstalk simulation
=NET00008
SIGNAL-INTEGRITY SIMULATION RESULTS -------------------------------
Driver Receiver Rnd Rise Delay(ns) Fall Delay(ns) Overshoot(V) Crosstalk(V) ERROR FLAGS
Device.Pin Device.Pin Rbn Min Max Min Max rise fall rise fall rise fall
D1.80 D2.1 NA -0.725 -0.011 -0.505 0.109 0.239 0.233 +0.133 -0.135 ------X ------X
max. rising overshoot allowed = 300 mV
max. falling overshoot allowed = 300 mV
min. delay allowed = -5.000 ns
max. delay allowed = 1000.000 ns
max. peak crosstalk allowed(+-)= 50 mV
** Warning(Severe) ** Signal-Integrity Limits Exceeded!

Longest Simulation Time: 4.000ns


NET = NET00000
Nets coupled during crosstalk simulation
=NET00008
SIGNAL-INTEGRITY SIMULATION RESULTS -------------------------------
Driver Receiver Rnd Rise Delay(ns) Fall Delay(ns) Overshoot(V) Crosstalk(V) ERROR FLAGS
Device.Pin Device.Pin Rbn Min Max Min Max rise fall rise fall rise fall
D1.80 D2.1 NA -0.647 0.001 -0.525 0.139 0.746 0.798 -0.081 +0.093 RO----X RO----X
max. rising overshoot allowed = 300 mV
max. falling overshoot allowed = 300 mV
min. delay allowed = -5.000 ns
max. delay allowed = 1000.000 ns
max. peak crosstalk allowed(+-)= 10 mV
** Warning(Severe) ** Signal-Integrity Limits Exceeded!

Для случая передатчики с разных сторон (это вам как иллюстрация дискуссии годом ранее, вы там тоже много говорили не по делу):

NET = NET00000
Nets coupled during crosstalk simulation
=NET00008
SIGNAL-INTEGRITY SIMULATION RESULTS -------------------------------
Driver Receiver Rnd Rise Delay(ns) Fall Delay(ns) Overshoot(V) Crosstalk(V) ERROR FLAGS
Device.Pin Device.Pin Rbn Min Max Min Max rise fall rise fall rise fall
D2.1 D1.80 NA -0.725 -0.011 -0.519 0.109 0.226 0.234 -0.140 +0.143 ------X ------X
max. rising overshoot allowed = 300 mV
max. falling overshoot allowed = 300 mV
min. delay allowed = -5.000 ns
max. delay allowed = 1000.000 ns
max. peak crosstalk allowed(+-)= 50 mV
** Warning(Severe) ** Signal-Integrity Limits Exceeded!

Longest Simulation Time: 4.000ns

NET = NET00000
Nets coupled during crosstalk simulation
=NET00008
SIGNAL-INTEGRITY SIMULATION RESULTS -------------------------------
Driver Receiver Rnd Rise Delay(ns) Fall Delay(ns) Overshoot(V) Crosstalk(V) ERROR FLAGS
Device.Pin Device.Pin Rbn Min Max Min Max rise fall rise fall rise fall
D2.1 D1.80 NA -0.647 0.001 -0.525 0.139 0.760 0.810 -0.060 +0.069 RO----X RO----X
max. rising overshoot allowed = 300 mV
max. falling overshoot allowed = 300 mV
min. delay allowed = -5.000 ns
max. delay allowed = 1000.000 ns
max. peak crosstalk allowed(+-)= 10 mV
** Warning(Severe) ** Signal-Integrity Limits Exceeded!

Longest Simulation Time: 4.051ns

оба передатчика справа:
NET = NET00000
Nets coupled during crosstalk simulation
=NET00008
SIGNAL-INTEGRITY SIMULATION RESULTS -------------------------------
Driver Receiver Rnd Rise Delay(ns) Fall Delay(ns) Overshoot(V) Crosstalk(V) ERROR FLAGS
Device.Pin Device.Pin Rbn Min Max Min Max rise fall rise fall rise fall
D2.1 D1.80 NA -0.647 0.001 -0.525 0.139 0.760 0.810 -0.037 +0.042 RO----X RO----X
max. rising overshoot allowed = 300 mV
max. falling overshoot allowed = 300 mV
min. delay allowed = -5.000 ns
max. delay allowed = 1000.000 ns
max. peak crosstalk allowed(+-)= 10 mV
** Warning(Severe) ** Signal-Integrity Limits Exceeded!


Девушка, я уже сказал чем вам следует заняться и не тратить время (свое и других). По моему я уже неоднократно и однозначно указал, что нужно использовать детальное моделирование.

[Жека]

1. А теперь внимательно перечитайте написанное и ответьте:
- Вы наиболее критические цепи установили?

Установил, если верить экспресс-анализу

- Что мешало вам на них провести детальный анализ, как здесь сказано?
- Результаты быстрого анализа для топологии спектры близки к детальному анализу? (возможную причину я уже обозначил).

Я уже написал - трудно сравнивать два анализа, если результаты представлены в разном виде. Вы умеете приводить один вид к другому?

2. Насколько я понимаю под демагогией вы хотите похоронить суть вопроса, сформулированного в начале дискуссии - намного ли выигрывает топорная топология по сравнению с нетопорной. Вы готовы привести реальные результаты того, что наводок намного меньше? Если готовы, то приведите.

Обязательно Может, кто-то из профессиональных электронщиков подскажет, как померить наводки на реальной плате с достаточной точностью?

3. Как раз в теорию я изначально и не лезу (в отличие от вас), вы мне дали конкретный пример, я вам выдал конкретный результат.

При этом модели, источники и приемники назначили от балды. Какова же ценность вашего конкретного результата?

[fill]

Я уже написал - трудно сравнивать два анализа, если результаты представлены в разном виде. Вы умеете приводить один вид к другому?

При этом модели, источники и приемники назначили от балды. Какова же ценность вашего конкретного результата?

Странно, если вы находитесь в коллективе разработчиков делающих программу моделирования SI, то должны наверно знать такие вещи, что суммарная наводка= сумме наводок от всех агрессоров данной цепи. Реально наводка разная в разных частях цепи жертвы, в отчете реального моделирования перечислены пины цепи жертвы и величина наводки в них.

Я поставил задачу более корректно, чем вы и соответственно получил более близкие относительные результаты. Если назначить реальные модели в микросхемы, то относительные результаты анализа трассировок, также будут мало отличаться от приведенных мной.