|
Задание стимулов в ChipScope |
|
|
2 страниц
1 2 >
|
 |
Ответов
(1 - 18)
|
Dec 4 2008, 06:42
|
Профессионал
    
Группа: Свой
Сообщений: 1 535
Регистрация: 20-02-05
Из: Siegen
Пользователь №: 2 770

|
Цитата(AsJohnAs @ Dec 2 2008, 13:50)  Спасибо конечно. Но память на кристале не резиновая, ее же может использовать и исследуемое устройтсво, да и воздействий может быть значительно больше чем этой памяти. Если вам требуются такие огромные тестовые воздействия - скорее всего, дизайн просто плохо отлажен. Используйте для начала моделирование, вначале поведенческое, а потом и временнОе. За одну ночь прогона временнОй модели на современном компьютере можно прогнать достаточно длинный тестовый вектор, при этом иметь потом доступ ко всем внутренним сигналам проекта. ChipScope же в основном бывает нужен чтобы отловить различия железа и временной модели: посмотреть, что реально приходит на кристалл извне, как работают PLL и иные асинхронные цепи, если они есть. Работа же внутренних синхронных цепей определяется моделированием с весьма и весьма высокой вероятностью.
|
|
|
|
|
Dec 4 2008, 09:16
|
Частый гость
 
Группа: Свой
Сообщений: 125
Регистрация: 14-07-05
Из: Санкт-Петербург
Пользователь №: 6 793

|
А что неужели все что вы делали и откатывали в симуляции даже очень дотошно вдруг сразу стало работать в кристале? Ну ушто не разу у PLL low и high не перепутывали или асинхронный ресет не глючил все? Если так то я просто снимаю шляпу! Я просто не настолько аккуратен и хотел бы иметь возможность иметь быструю возможноcть hardware simulation. А коли она даже вроде как заложена производителем который выпустил Chipscope  - то грех ей не воспользоваться - если не понравиться то можно ей и не пользоваться в дальнейшем  Большое спасибо за конструктивные предложения. Вы Дмитрей единственный кто хоть как-то откликнулся!
|
|
|
|
|
Dec 4 2008, 11:43
|
Профессионал
    
Группа: Свой
Сообщений: 1 535
Регистрация: 20-02-05
Из: Siegen
Пользователь №: 2 770

|
Цитата(AsJohnAs @ Dec 4 2008, 12:16)  А что неужели все что вы делали и откатывали в симуляции даже очень дотошно вдруг сразу стало работать в кристале? Ну ушто не разу у PLL low и high не перепутывали или асинхронный ресет не глючил все? Вовсе нет, но для того, чтобы это отладить, не нужны гигантские тестовые вектора. Короче, мы уже по второму кругу пошли. Вы хотите большие тестовые вектора в аппаратуре. Я отвечаю, что то, что требует больших тестовых векторов надо отлаживать на симуляторе, а в аппаратуре отлаживать только то, что не может быть правильно моделировано.
|
|
|
|
|
Dec 4 2008, 14:04
|
Частый гость
 
Группа: Свой
Сообщений: 122
Регистрация: 21-02-05
Из: Питер
Пользователь №: 2 811

|
Цитата(DmitryR @ Dec 4 2008, 14:43)  Вовсе нет, но для того, чтобы это отладить, не нужны гигантские тестовые вектора. Короче, мы уже по второму кругу пошли. Вы хотите большие тестовые вектора в аппаратуре. Я отвечаю, что то, что требует больших тестовых векторов надо отлаживать на симуляторе, а в аппаратуре отлаживать только то, что не может быть правильно моделировано. Может немного не в тему - иногда в симуляторе _очень_ долго получается. Особенно если тестируется что-то длинное с обратными связями. Проще получается откомпилить целиком проект и завести сигнал, чем симулировать те же полдня, а потом выяснить что воздействие не то. Но отмечу, что такая ситуация возникает обычно на этапе "сборки" проекта целиком, а не тестирования отдельных модулей... Мне, например, тоже приходила в голову мысль так использовать чипскоп, но до реализации все руки не доходят  . Хотя, AFAIK, по BS-цепочке получится не очень быстро, если надо симулировать _всю_ периферию + разные тактовые и пр... все-таки синхронно там все и медленно. А вот одну шину, мне кажется, можно и нужно
--------------------
Dies diem docet.
|
|
|
|
|
Dec 4 2008, 22:39
|
Местный
  
Группа: Свой
Сообщений: 234
Регистрация: 3-10-04
Из: Кукуево-Дальнее
Пользователь №: 767

|
Цитата(AsJohnAs @ Dec 4 2008, 21:25)  Да нет почему-же в тему. Ведь я же говорю, что если с HOST-а грузить воздействие, то оно может быть любым,а не предустановленным как в варинте с заполнением банок памяти. Вот был у меня проект, где надо было делать сигнальную обработку с обратными связями, где переходные процессы были доли секунды, а тактовая около 100МГц. На компе симулировать это было просто мучение! имхо, в Вашем случае скорости JTAG не хватит. Спасет логичиский анализатор с патерн-генератором крайне удобно но жутко дорого....
|
|
|
|
|
Dec 5 2008, 11:16
|
Местный
  
Группа: Свой
Сообщений: 234
Регистрация: 3-10-04
Из: Кукуево-Дальнее
Пользователь №: 767

|
Цитата(AsJohnAs @ Dec 5 2008, 10:54)  Ну про скорость JTAG: да пофиг какая скорость ведь этим тестом хочиться проверять синтезабельность+функционал. А патерн-генератор до меня еще не доехал... А какой взяли патерн-генератор?
|
|
|
|
|
Jan 12 2009, 11:17
|

Частый гость
 
Группа: Участник
Сообщений: 122
Регистрация: 13-09-06
Пользователь №: 20 353

|
Цитата(Uuftc @ Dec 5 2008, 01:39)  Спасет логичиский анализатор с патерн-генератором крайне удобно но жутко дорого.... Если я правильно понял задачу, то патерн-генератор тоже не очень поможет. Так как у него один пин - один сигнал. Потребуется много выводов плис. ИМХО: 90% задач по отладке решается с помощью ChipScope без помощи дорогущего ЛА. Цитата Работая с ChipScope появилось желание задать более сложное воздейстивие на элементы VIO (Virtual Input/Output component) чем это возможно через ChipScope Analazer. Вообще самое хорошее было бы просто файл прокачать через VIO. Может возможно как-нибудь подключиться к VIO компанентам через Matlab/Simulink или что-то C++ - подобное. Или через TCL или еще каким-нибудь способом. Подскажите может кто-нибудь занимался этой проблемой? не пробывали через UART данные слать? На плате есть разъем под ком порт? А так очень даже удобное решение. Я часто пользуюсь.
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|