реклама на сайте
подробности

 
 
> Два контроллера DDR2
hdlstarter
сообщение Feb 1 2009, 10:05
Сообщение #1


Участник
*

Группа: Новичок
Сообщений: 15
Регистрация: 20-01-09
Пользователь №: 43 686



Здравствуйте. Мне нужна ваша помощь. У меня проект с пятым виртексом и двумя памятями DDR2 SDRAM. Я сгенерировал с помощью MIG 2.3 два контроллера. Но при синтезировании в отчете об синтезировании пишет, что я использую 180% bonded IOBs. Кто сталкивался с подобным, как избежать данную ошибку?
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов (1 - 3)
SFx
сообщение Feb 1 2009, 10:37
Сообщение #2


Знающий
****

Группа: Свой
Сообщений: 758
Регистрация: 11-07-05
Из: Понаехал (Мск)
Пользователь №: 6 688



сколько bit Data Bus ?
возможно указали одинаковые банки. при генерации втрого ядра нужно как минимум добавить в список резервированных выводов, те что используются в первом.
Go to the top of the page
 
+Quote Post
hdlstarter
сообщение Feb 1 2009, 10:48
Сообщение #3


Участник
*

Группа: Новичок
Сообщений: 15
Регистрация: 20-01-09
Пользователь №: 43 686



Data Bus - 64

банки разные, это первым делом проверил
да и ошибка проявляется на этапе синтезирования. никто с таки не сталкивался? может кто-то в своем прокте использовал два контроллера, расскажите как вы их создавали?

Сообщение отредактировал hdlstarter - Feb 1 2009, 11:22
Go to the top of the page
 
+Quote Post
hdlstarter
сообщение Feb 1 2009, 12:02
Сообщение #4


Участник
*

Группа: Новичок
Сообщений: 15
Регистрация: 20-01-09
Пользователь №: 43 686



Не знаю на сколько правильно ли я поступил, но поставил ""Add I/O buffers"" в NO и все заработало. Правильно ли я сделал?
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 21st July 2025 - 14:45
Рейтинг@Mail.ru


Страница сгенерированна за 0.01367 секунд с 7
ELECTRONIX ©2004-2016