помогите выбрать ПЛИС Опции

[penauch]

не могу подобрать ПЛИС с наименьшим числом лапок, обладающий следующими характеристиками:

число юзерских пинов не менее 110
корпус qfp144 (на худой конец 208)
градация скорости - не хуже -7
число логических ячеек не менее 4500

остальное не важно.

какие есть?

[Джеймс]

Навскидку.
Altera Cyclone II EP2C5 208-Pin PQFP
Actel ProASIC3(L) A3P250(L) PQ208

P.S. По градации сторости - скажите лучше, сколько MHz предполагаемая тактовая частота.

Сообщение отредактировал Джеймс - Nov 8 2009, 08:48

[DmitryR]

Совет - думайте над применением BGA. Второй циклон все-таки уже довольно старое изделие (уже четвертый объявлен), Актел вообще не стоит применять без серьезных на то оснований.

[Victor®]

не могу подобрать ПЛИС с наименьшим числом лапок, обладающий следующими характеристиками:

число юзерских пинов не менее 110
корпус qfp144 (на худой конец 208)
градация скорости - не хуже -7
число логических ячеек не менее 4500

остальное не важно.

какие есть?

SPARTAN-3E
XC3S250E-5PQG208C

Package - PQ208
LC-5508
I/O - 158

Подробности тут
http://www.xilinx.com/support/documentatio...heets/ds312.pdf

Сейчас с таким работаю... претензий нет, ожидаемой возни с загрузкой из
SPI флеши не произошло. Грузится на частоте ~ 21 MHz. Все работает как часики :-)

[Джеймс]

Совет - думайте над применением BGA. Второй циклон все-таки уже довольно старое изделие (уже четвертый объявлен), Актел вообще не стоит применять без серьезных на то оснований.

Последнее заявление абсолютно несерьезно.

[penauch]

спасибо.

остановился на семействе acex 1k. (понравились из-за того что мегафункции используются когда много std_logic_vector'ов), тем самым число вентилей на синтез схемы снижается

небольшие вопросики.

1) почитав инфо, я так понял что семейство acex 1k может конфигурироваться ByteBlaster'ом или из конфигурационной микросхемы
2) чем прошить конфигурационную микросхему? нужно ли её отрывать от проекта или можно прямо в схеме прошить?
3) epc2 - сколько раз возможно перепрошить?

[Джеймс]

1) почитав инфо, я так понял что семейство acex 1k может конфигурироваться ByteBlaster'ом или из конфигурационной микросхемы
2) чем прошить конфигурационную микросхему? нужно ли её отрывать от проекта или можно прямо в схеме прошить?
3) epc2 - сколько раз возможно перепрошить?

1) Верно
2) Байт бластером. Прямо в схеме. Схема на стр. 55 (Figure 29). Только там nTRST должен быть на VCCIO.
http://pvr.sourceforge.net/an116.pdf
3) Официально - до 100 раз.

[penauch]

спасибо.

1) на всякий случай спрошу, можно ли на нижеприведенной схеме шить конфигурационную микросхему?

2) файл с каким расширением пойдёт в конфигурационную микросхему - sof /pof ? работа ведется из-под квартуса

3) вопрос по питанию EP1K30 - какой регулятор напряжения взять (только LDO, DCDC не предлагать) - ток, мощность? в SMD варианте

Сообщение отредактировал penauch - Nov 8 2009, 11:30

Эскизы прикрепленных изображений

 

[Victor®]

спасибо.
3) вопрос по питанию EP1K30 - какой регулятор напряжения взять (только LDO, DCDC не предлагать) - ток, мощность? в SMD варианте

Вам сюда
http://electronix.ru/forum/index.php?showtopic=1356
и наверное еще и сюда
http://electronix.ru/forum/index.php?showtopic=230

[LordVader]

А мне кажется, что и acex1k тоже не стоит использовать без серьёзных на то оснований. Медленноватое, оч. мало LE, дорогое. Имеет смысл только если много 5в сигналов.

Стабилизаторы - да любые. LM1117 вон.

[Kuzmi4]

...(понравились из-за того что мегафункции используются когда много std_logic_vector'ов), тем самым число вентилей на синтез схемы снижается
...

А не могли бы вы объяснить что вы имели ввиду ?

[penauch]

А мне кажется, что и acex1k тоже не стоит использовать без серьёзных на то оснований. Медленноватое, оч. мало LE, дорогое.

мастерклок 50 мгц. больше не надо. 6.5 нс (градация -3) устроит

А не могли бы вы объяснить что вы имели ввиду ?

создаем к примеру массив из 512 элементов std_logic_vector(0 to 15)

в Cyclone-2 он отжирает кучу вентилей, поэтому в простые не лезет. = 5200 LE

в асех 1к - оно делается в RAM + 700 LE

хотелось в MAX3000A или 7000A затолкать (подходят QFP144, но ихних LE не хватает. fitter так и пишет - не могу расфитить 5000 LE)

[Kuzmi4]

2 penauch - так это.. нужно подход менять а не камень хотя вам видней

[Victor®]

А мне кажется, что и acex1k тоже не стоит использовать без серьёзных на то оснований. Медленноватое, оч. мало LE, дорогое. Имеет смысл только если много 5в сигналов.

Согласен...
+ Не рекоммендуется для новых проектов
http://www.altera.com/products/devices/mature/mat-index.html

К тому-же Вам надо не ниже EP1K100, и стоит он уже совсем не адекватно
по сравнению, например с Xilinx XC3S250E... (разница - примерно 2-х кратная)

[Stas]

Т.е. Вы создаете блок памяти 512 * 16 и он собака располагается в логике а не в массивах блочной памяти?
Тогда достаточно на этапе проекта сгенерировать визардом блок памяти требуемого размера и в свойствах указать использование встроеного RAM M4k, после чего подключить сгенеренный файл в свой проект. В итоге весь ваш массив влезет в встроенную память и логика останется свободной.
Нет смысла использовать старый хлам типа асекса, лучше после определения требуемого объема логики выбрать самый дешевый вариант из циклонов[4...0].

[LordVader]

создаем к примеру массив из 512 элементов std_logic_vector(0 to 15)
в Cyclone-2 он отжирает кучу вентилей, поэтому в простые не лезет. = 5200 LE
в асех 1к - оно делается в RAM + 700 LE

Это вы что ли асинхронную память делаете? Так в ацексах блоки памяти могут быть асинхронными, а в цыцлонах - уже нет. Сделайте синхронную и всё ляжет в блоки памяти цыклонов.

[penauch]

Согласен...
+ Не рекоммендуется для новых проектов
http://www.altera.com/products/devices/mature/mat-index.html

К тому-же Вам надо не ниже EP1K100, и стоит он уже совсем не адекватно
по сравнению, например с Xilinx XC3S250E... (разница - примерно 2-х кратная)

никогда не понимал слепую религию по поводу "новье-старьё". почитал вашу ссылку - так там кроме цыклонов и стратиксов все не рекомендуется.

только вот ни циклон, ни стратикс ну просто не впился в мой проект!

синтезатор недвусмысленно даёт понять что проект лезет в EP1K30 - причём нужно всего 670 LE + RAM

так кому больше верить - своим глазам или рекомендациям с форума???

и стоит EP1K30 не дорого - всего 590р.

тут ещё говорят что Acex 1K тормозные... Почему? Если я возьму с градацией -3 (это 6.5 нс), то чем он будет хуже того же циклона-2 с градацией -7 ???

Сообщение отредактировал penauch - Nov 9 2009, 02:17

[Victor®]

никогда не понимал слепую религию по поводу "новье-старьё". почитал вашу ссылку - так там кроме цыклонов и стратиксов все не рекомендуется.

только вот ни циклон, ни стратикс ну просто не впился в мой проект!

синтезатор недвусмысленно даёт понять что проект лезет в EP1K30 - причём нужно всего 670 LE + RAM

так кому больше верить - своим глазам или рекомендациям с форума???

и стоит EP1K30 не дорого - всего 590р.

тут ещё говорят что Acex 1K тормозные... Почему? Если я возьму с градацией -3 (это 6.5 нс), то чем он будет хуже того же циклона-2 с градацией -7 ???

1) Хм... так Вы в первоначальном посте заявили требование в 4500 ячеек.
2) Не рекомедуется - значит есть чипы с лучшими совокупными параметрами (емкость, скорость, фичи, стоимость).

590 р. - это примерно 20$ - и это дорого за предоставляемые EP1K30 возможности, IMHO...

[vetal]

Почему? Если я возьму с градацией -3 (это 6.5 нс), то чем он будет хуже того же циклона-2 с градацией -7 ???

В 3 раза больше логики, в 5 раз больше памяти, как минимум в 2-3 раза выше быстродействие, наличие нескольких PLL, море встроенных умножителей... + перспектива реализовать SOC за те же деньги(даже чуть дешевле).
Для этого надо всего навсего слегка пересмотреть концепцию работы с памятью

[des00]

Для этого надо всего навсего слегка пересмотреть концепцию работы с памятью

или банально поставить ее к квазиасинхронный режим работы, если уж такие проблемы передать проект на синхронный режим %)

[Kuzmi4]

2 des00 - а не просветите как это

поставить ее[память] в квазиасинхронный режим работы

??

[des00]

2 des00 - а не просветите как это ??

Если уж совсем никак без памяти с асинхронным чтением, то делаем память на инверсном клоке . В этом случае чтение будет "как бы асинхронным" (квазиасинхронным). Но бюджет времени на память будет урезан в 2 раза. Можно сделать тоже самое (квазиасинхронную память) на более высокочастотном, сфазированном клоке, но это тривиально.

[yes]

остановился на семействе acex 1k. (понравились из-за того что мегафункции используются когда много std_logic_vector'ов), тем самым число вентилей на синтез схемы снижается

а Вы уверены, что такое старое семейство целесообразно использовать?

посмотрите например в 144 tqfp
http://www.latticesemi.com/products/fpga/xp2/index.cfm

или вот - "CPLD" с памятью
http://www.latticesemi.com/products/cpldsp...achxo/index.cfm

в асех 1к - оно делается в RAM + 700 LE

и у ксайлинса и у латиса можно заказать упаковку логики в память

[Джеймс]

синтезатор недвусмысленно даёт понять что проект лезет в EP1K30 - причём нужно всего 670 LE + RAM
и стоит EP1K30 не дорого - всего 590р.

Справедливости ради отмечу, что загрузочная EPC2 будет не бесплатной. Самая низкая цена на findchips.com - $33.50
Это конечно не важно, если вам нужно сделать 1-2 девайса для собственных нужд. А вот если собираетесь эти устройства продавать, да хоть и 10 штук, - тут уже нужно рассуждать по другому.

[wolfman]

Справедливости ради отмечу, что загрузочная EPC2 будет не бесплатной. Самая низкая цена на findchips.com - $33.50
Это конечно не важно, если вам нужно сделать 1-2 девайса для собственных нужд. А вот если собираетесь эти устройства продавать, да хоть и 10 штук, - тут уже нужно рассуждать по другому.

33$ это вы загнули, ну и никто не отменял аналоги, например для epcs4-16 , есть аналоги от st-микро, ценою не больше 1$.

[vetal]

33$ это вы загнули, ну и никто не отменял аналоги, например для epcs4-16 , есть аналоги от st-микро, ценою не больше 1$.

Во первых Acex не сможет без внешней помощи сконфигурироваться из EPCS, т.к. в него не заложена данная возможность. Самый дешевый вариант - микроконтроллер с достаточным объемом памяти или микроконтроллер + дополнительная память. А во вторых - STM уже не выпускает EPCS, они теперь идут под брендом альянса Numonyx

[wolfman]

А во вторых - STM уже не выпускает EPCS, они теперь идут под брендом альянса Numonyx

Это я знаю. .

Во первых Acex не сможет без внешней помощи сконфигурироваться из EPCS, т.к. в него не заложена данная возможность. Самый дешевый вариант - микроконтроллер с достаточным объемом памяти или микроконтроллер + дополнительная память

Ну дык вот и нужно пользовать циклоны.

[SM]

Во первых Acex не сможет без внешней помощи сконфигурироваться из EPCS, т.к. в него не заложена данная возможность. Самый дешевый вариант - микроконтроллер с достаточным объемом памяти или микроконтроллер + дополнительная память.

Еще есть старая добрая атмеловская AT17LVxxxA. МК, конечно, дешевле, но и этот вариант во многих случаях вполне проходит по цене.

[penauch]

как минимум в 2-3 раза выше быстродействие

тоесть вы хотите сказать, что цифра на конце - это ещё не всё?

о каком быстродействии вы сказали?
имеется в виду между ячейками?

тоесть циклон -7 и ацекс -7 неодинаковы? %)

Сообщение отредактировал penauch - Nov 10 2009, 04:20

[SM]

тоесть циклон -7 и ацекс -7 неодинаковы? %)

Да. Это то, чо через "-" пишется, абсолютно условные попугаи.

[-Al-]

Справедливости ради отмечу, что загрузочная EPC2 будет не бесплатной. Самая низкая цена на findchips.com - $33.50...

С ценой тут явно загнули, в терре они по 334р в розницу

[penauch]

попрос по питанию PLL.

если оно не используется, монжно не подавать питание на него?

[AndrewS6]

попрос по питанию PLL.

если оно не используется, монжно не подавать питание на него?

Читайте документацию на девайс, раздел касающийся PLL. Подавать питание нужно.

[SM]

если оно не используется, монжно не подавать питание на него?

Нельзя. Но можно не делать доп. фильтров по ним. А что - пару дорожек влом провести?

[penauch]

А что - пару дорожек влом провести?

нет , не в лом. Просто не люблю атавизмы допускать в схемах.
Убедился что альтера требует их подключать, за ответы спасибо.

Что делать с ногой init_done, если используется JTAG+Config eeprom?
Хочется превратить её в пользовательский пин.

[SM]

Что делать с ногой init_done, если используется JTAG+Config eeprom?
Хочется превратить её в пользовательский пин.

Это и сделать, если хочется.

[Джеймс]

С ценой тут явно загнули, в терре они по 334р в розницу

в ТРИ раза дешевле чем у самой Альтеры?
http://www.buyaltera.com/scripts/partsearc...p;keywords=EPC2
К сожалению, с вероятностью 99% это китайский "аналог" или выбракованный самой альтерой чип. Терра не является официальным дистрибьютором Альтеры. Вот заявление самой фирмы на эту тему:
Altera only warrants product purchased from franchised distributors ... Altera has found that parts such as these have been re-marked or
otherwise tampered with to represent a different device or in the worst case they are counterfeit

Прикрепленные файлы

 CustomerNotificationGreyMarketB__2_.pdf ( 16.62 килобайт ) Кол-во скачиваний: 22

 

[Laptop]

в ТРИ раза дешевле чем у самой Альтеры?
http://www.buyaltera.com/scripts/partsearc...p;keywords=EPC2
К сожалению, с вероятностью 99% это китайский "аналог" или выбракованный самой альтерой чип. Терра не является официальным дистрибьютором Альтеры. Вот заявление самой фирмы на эту тему:
Altera only warrants product purchased from franchised distributors ... Altera has found that parts such as these have been re-marked or
otherwise tampered with to represent a different device or in the worst case they are counterfeit

Тогда в ЭФО, они официальные, но насколько помню EP2C5Q208 у них тоже не дороже $20.

[SM]

Тогда в ЭФО, они официальные, но насколько помню EP2C5Q208 у них тоже не дороже $20.

Только вот EPC2 и EP2C - вещи существенно разные. По памяти в ЭФО EPC2 стоил (обычная розница) в районе $28

[Laptop]

Только вот EPC2 и EP2C - вещи существенно разные. По памяти в ЭФО EPC2 стоил (обычная розница) в районе $28

Извиняюсь, попутал тему читал по диагонали)