PCIe Опции

[Methane]

Спрошу сразу. Можно ли достоверно промоделировать на моделсиме устройство на PCIe, ничего не покупая и не тратя на это все несколько месяцев? Хочется написать, убедится что BARы правильно прописаны, что PnP и прочая беда работает, прогнать симуляцию разных вариантов чтения/записи из PCIe, генерации прерываний, убедится что пашет DMA, Burstы, что все работает в 64 бита, поиграться включая/отключая lan-ы, посмотреть какая для этого нужна ПЛИСина, может быть и hotplug проверить итд. И уже потом решать вопросы с покупкой чего либо. И заодно, если покупать megaCore PCIe, то сколько это может стоить? (просто порядок цен)? Килобакс, мегабакс?

Если да, то что откуда качать?

[DmitryR]

Вопрос из серии "как получить все, не делая ничего". Попробуем ответить.

Начиная с конца: PCIe endpoint реализован аппаратно в большинстве современных FPGA, поэтому ничего не стоит.

Что же касается симуляции - devkits именно потому пользуются таким спросом, что дают возможность быстро и недорого проверить дизайн. Например Xilinx SP605 позволит вам за примерно $700 (цена двух недель работы инженера не считая налогов) не искать бесплатные модели PCIe хоста и потом разбираться с их глюками, а вставить ваш дизайн в живой компьютер, запустить с одной стороны PCIScope, с другой стороны ChipScope, и не тратя месяцы все отладить.

[Methane]

Вопрос из серии "как получить все, не делая ничего". Попробуем ответить.

Начиная с конца: PCIe endpoint реализован аппаратно в большинстве современных FPGA, поэтому ничего не стоит.

Что же касается симуляции - devkits именно потому пользуются таким спросом, что дают возможность быстро и недорого проверить дизайн. Например Xilinx SP605 позволит вам за примерно $700 (цена двух недель работы инженера не считая налогов) не искать бесплатные модели PCIe хоста и потом разбираться с их глюками, а вставить ваш дизайн в живой компьютер, запустить с одной стороны PCIScope, с другой стороны ChipScope, и не тратя месяцы все отладить.

Про devkit, понятно. А в моделсиме? Я в свое время отлаживал обмен с SDRAM, скачав ее вериложную модель, и подключив в проект. А сейчас чего-то не могу найти того же для PCIе.

[DmitryR]

Вы прежде, чем искать подумайте, как эта модель могла бы выглядеть. Особенно в части PnP: для этого туда пришлось бы половину винды переписать.

[Methane]

Вы прежде, чем искать подумайте, как эта модель могла бы выглядеть. Особенно в части PnP: для этого туда пришлось бы половину винды переписать.

Хорошо что в Альтере об этом не знают. Они не граматные.

Код

# Time: 0  Instance: artempcieee_chaining_testbench.ep.epmap.serdes.artempcieee_serdes_alt4gxb_bjea_c
omponent.tx_pll0
# Note : CMU PLL is reset
# Time: 0  Instance: artempcieee_chaining_testbench.ep.epmap.serdes.artempcieee_serdes_alt4gxb_bjea_c
omponent.rx_cdr_pll0
#  Note : Stratix GX PLL locked to incoming clock
# Time: 40000  Instance: artempcieee_chaining_testbench.ep.epmap.refclk_to_250mhz.altpll_component.pll0
#  Note : Stratix II PLL locked to incoming clock
# Time: 48000  Instance: artempcieee_chaining_testbench.rp.rp.niilO0i.pll1
#  Note : Stratix GX PLL locked to incoming clock
# Time: 56000  Instance: artempcieee_chaining_testbench.ep.epmap.pll_250mhz_to_500mhz.altpll_component.pl
l0
# INFO:             464 ns Completed initial configuration of Root Port.                                                      
# INFO: Core Clk Frequency: 125.00 Mhz
# INFO:            3660 ns  RP LTSSM State: DETECT.ACTIVE                                                                      
# INFO:            3780 ns  EP LTSSM State: DETECT.ACTIVE                                                                      
# INFO:            3828 ns  EP LTSSM State: POLLING.ACTIVE                                                                    
# INFO:            6908 ns  RP LTSSM State: POLLING.ACTIVE                                                                    
# INFO:            9036 ns  RP LTSSM State: POLLING.CONFIG                                                                    
# INFO:            9364 ns  EP LTSSM State: POLLING.CONFIG                                                                    
# INFO:           10516 ns  EP LTSSM State: CONFIG.LINKWIDTH.START                                                            
# INFO:           10636 ns  RP LTSSM State: CONFIG.LINKWIDTH.START                                                            
# INFO:           11284 ns  EP LTSSM State: CONFIG.LINKWIDTH.ACCEPT                                                            
# INFO:           11804 ns  RP LTSSM State: CONFIG.LINKWIDTH.ACCEPT                                                            
# INFO:           12124 ns  RP LTSSM State: CONFIG.LANENUM.WAIT                                                                
# INFO:           12756 ns  EP LTSSM State: CONFIG.LANENUM.WAIT                                                                
# INFO:           12948 ns  EP LTSSM State: CONFIG.LANENUM.ACCEPT                                                              
# INFO:           13084 ns  RP LTSSM State: CONFIG.LANENUM.ACCEPT                                                              
# INFO:           13404 ns  RP LTSSM State: CONFIG.COMPLETE                                                                    
# INFO:           13860 ns  EP LTSSM State: CONFIG.COMPLETE                                                                    
# INFO:           15012 ns  EP LTSSM State: CONFIG.IDLE                                                                        
# INFO:           15132 ns  RP LTSSM State: CONFIG.IDLE                                                                        
# INFO:           15244 ns  RP LTSSM State: L0                                                                                
# INFO:           15476 ns  EP LTSSM State: L0                                                                                
# INFO:           18264 ns                                                                                                    
# INFO:           18264 ns Configuring Bus 001, Device 001, Function 00                                                        
# INFO:           18264 ns   EP Read Only Configuration Registers:                                                            
# INFO:           18264 ns                 Vendor ID: 1172                                                                    
# INFO:           18264 ns                 Device ID: 0004                                                                    
# INFO:           18264 ns               Revision ID: 01                                                                      
# INFO:           18264 ns                Class Code: FF0000                                                                  
# INFO:           18264 ns       Subsystem Vendor ID: 1172                                                                    
# INFO:           18264 ns              Subsystem ID: 0004                                                                    
# INFO:           18264 ns             Interrupt Pin: INTA# used                                                              
# INFO:           18264 ns                                                                                                    
# INFO:           19272 ns   PCI MSI Capability Register:                                                                      
# INFO:           19272 ns    64-Bit Address Capable: Supported                                                                
# INFO:           19272 ns        Messages Requested:  4                                                                      
# INFO:           19272 ns                                                                                                    
# INFO:           24376 ns   EP PCI Express Link Status Register (1011):                                                      
# INFO:           24376 ns     Negotiated Link Width: x1                                                                      
# INFO:           24376 ns         Slot Clock Config: System Reference Clock Used                                              
# INFO:           25540 ns  RP LTSSM State: RECOVERY.RCVRLOCK                                                                  
# INFO:           25964 ns  EP LTSSM State: RECOVERY.RCVRLOCK                                                                  
# INFO:           26492 ns  EP LTSSM State: RECOVERY.RCVRCFG                                                                  
# INFO:           26660 ns  RP LTSSM State: RECOVERY.RCVRCFG                                                                  
# INFO:           27812 ns  RP LTSSM State: RECOVERY.IDLE                                                                      
# INFO:           28108 ns  EP LTSSM State: RECOVERY.IDLE                                                                      
# INFO:           28188 ns  EP LTSSM State: L0                                                                                
# INFO:           28340 ns  RP LTSSM State: L0                                                                                
# INFO:           29344 ns        Current Link Speed: 2.5GT/s                                                                  
# INFO:           29344 ns                                                                                                    
# INFO:           30368 ns   EP PCI Express Link Control Register (0040):                                                      
# INFO:           30368 ns       Common Clock Config: System Reference Clock Used                                              
# INFO:           30368 ns                                                                                                    
# INFO:           31952 ns                                                                                                    
# INFO:           31952 ns   EP PCI Express Capabilities Register (0001):                                                      
# INFO:           31952 ns        Capability Version: 1                                                                        
# INFO:           31952 ns                 Port Type: Native Endpoint                                                          
# INFO:           31952 ns                                                                                                    
# INFO:           31952 ns   EP PCI Express Device Capabilities Register (00008000):                                          
# INFO:           31952 ns     Max Payload Supported: 128 Bytes                                                                
# INFO:           31952 ns              Extended Tag: Not Supported                                                            
# INFO:           31952 ns    Acceptable L0s Latency: Less Than 64 ns                                                          
# INFO:           31952 ns    Acceptable L1  Latency: Less Than 1 us                                                          
# INFO:           31952 ns          Attention Button: Not Present                                                              
# INFO:           31952 ns       Attention Indicator: Not Present                                                              
# INFO:           31952 ns           Power Indicator: Not Present                                                              
# INFO:           31952 ns                                                                                                    
# INFO:           31952 ns   EP PCI Express Link Capabilities Register (0103F411):                                            
# INFO:           31952 ns        Maximum Link Width: x1                                                                      
# INFO:           31952 ns      Supported Link Speed: 2.5GT/s                                                                  
# INFO:           31952 ns                 L0s Entry: Supported                                                                
# INFO:           31952 ns                 L1  Entry: Not Supported                                                            
# INFO:           31952 ns          L0s Exit Latency: More than 4 us                                                          
# INFO:           31952 ns          L1  Exit Latency: More than 64 us                                                          
# INFO:           31952 ns               Port Number: 01                                                                      
# INFO:           31952 ns   Surprise Dwn Err Report: Not Supported                                                            
# INFO:           31952 ns    DLL Link Active Report: Not Supported                                                            
# INFO:           31952 ns                                                                                                    
# INFO:           33136 ns                                                                                                    
# INFO:           33136 ns   EP PCI Express Device Control Register (0010):                                                    
# INFO:           33136 ns   Error Reporting Enables: 0                                                                        
# INFO:           33136 ns          Relaxed Ordering: Enabled                                                                  
# INFO:           33136 ns               Max Payload: 128 Bytes                                                                
# INFO:           33136 ns              Extended Tag: Disabled                                                                
# INFO:           33136 ns          Max Read Request: 128 Bytes                                                                
# INFO:           33136 ns                                                                                                    
# INFO:           33136 ns   EP PCI Express Device Status Register (0000):                                                    
# INFO:           33136 ns                                                                                                    
# INFO:           34160 ns   EP PCI Express Virtual Channel Capability:                                                        
# INFO:           34160 ns          Virtual Channel: 1                                                                        
# INFO:           34160 ns          Low Priority VC: 0                                                                        
# INFO:           34160 ns                                                                                                    
# INFO:           39136 ns                                                                                                    
# INFO:           39136 ns BAR Address Assignments:                                                                            
# INFO:           39136 ns BAR    Size       Assigned Address  Type                                                            
# INFO:           39136 ns ---    ----       ----------------                                                                  
# INFO:           39136 ns BAR1:0 256 MBytes 00000001 00000000 Prefetchable                                                    
# INFO:           39136 ns BAR2   Disabled                                                                                    
# INFO:           39136 ns BAR3   Disabled                                                                                    
# INFO:           39136 ns BAR4   Disabled                                                                                    
# INFO:           39136 ns BAR5   Disabled                                                                                    
# INFO:           39136 ns ExpROM Disabled                                                                                    
# INFO:           41120 ns                                                                                                    
# INFO:           41120 ns Completed configuration of Endpoint BARs.                                                          
# WARNING:        42288 ns Unable to find a 256B BAR to setup the chaining DMA DUT; skipping test.                            
# INFO:           42288 ns ---------                                                                                          
# INFO:           42288 ns TASK:downstream_loop                                                                                
# INFO:           43696 ns Passed: 0004 same bytes in BFM mem addr 0x00000040 and 0x00000840                                  
# INFO:           45136 ns Passed: 0008 same bytes in BFM mem addr 0x00000040 and 0x00000840                                  
# INFO:           46608 ns Passed: 0012 same bytes in BFM mem addr 0x00000040 and 0x00000840                                  
# INFO:           48096 ns Passed: 0016 same bytes in BFM mem addr 0x00000040 and 0x00000840                                  
# INFO:           49640 ns Passed: 0020 same bytes in BFM mem addr 0x00000040 and 0x00000840                                  
# INFO:           51240 ns Passed: 0024 same bytes in BFM mem addr 0x00000040 and 0x00000840                                  
# INFO:           52824 ns Passed: 0028 same bytes in BFM mem addr 0x00000040 and 0x00000840                                  
# INFO:           54456 ns Passed: 0032 same bytes in BFM mem addr 0x00000040 and 0x00000840                                  
# INFO:           56160 ns Passed: 0036 same bytes in BFM mem addr 0x00000040 and 0x00000840                                  
# INFO:           57872 ns Passed: 0040 same bytes in BFM mem addr 0x00000040 and 0x00000840                                  
# SUCCESS: Simulation stopped due to successful completion!
# Break in Function ebfm_log_stop_sim at ../../common/testbench//altpcietb_bfm_log.v line 96
# Stopped at ../../common/testbench//altpcietb_bfm_log.v line 96
#  quit

Но к этому бы инструкцию по-подробнее.

Сообщение отредактировал Methane - Feb 12 2010, 11:56

[Methane]

Народ, если взять ПЛИС с PCIe коркой внутри, то никаких софт-коре покупать не надо?

[disel]

для ксалинкса не нужно.

[Methane]

для ксалинкса не нужно.

Я на Альтеру больше нацелен. По идее должно быть также. Тоесть плисина за $500 и больше ничего не нада.

[max77]

Для Xilinx ядро до х8 вроде бы бесплатное. Это было для Viretx-5 семейства. К старым версиям ПЛИС ядро было покупное.

[Methane]

Для Xilinx ядро до х8 вроде бы бесплатное. Это было для Viretx-5 семейства. К старым версиям ПЛИС ядро было покупное.

Ну не хочется мне на Ксилинкс переучиваться. И смысла нет. Я где-то слышал (а может мне это и приснилось) что для Альтер, где PCIe уже есть, ничего покупать не надо.

Народ, на PCI есть SMBus. Ктонить по ней пробовал ПЛИС грузить?

[des00]

Вы прежде, чем искать подумайте, как эта модель могла бы выглядеть. Особенно в части PnP: для этого туда пришлось бы половину винды переписать.

Кстати у ментора в квесте есть готовый PCI-E чеккер, судя по описанию очень даже функциональный. Конечно это не драйвер PCI-E, а чеккер, но тем не менее. Так что думаю что модели должны быть %)

[Methane]

Кстати у ментора в квесте есть готовый PCI-E чеккер, судя по описанию очень даже функциональный. Конечно это не драйвер PCI-E, а чеккер, но тем не менее. Так что думаю что модели должны быть %)

Ментор кваста-сим?

Блин, примере от альтеры, черт голову сломит! Не могли сделать один проект, где только PCI, и не мешать в него DDR2 и прочее.

Вот бы чего такого почитать, типа RTL, но с пояснением, и чтобы PCI было в одной стороне а nCONFIG в другой.

[disel]

Ну не хочется мне на Ксилинкс переучиваться. И смысла нет. Я где-то слышал (а может мне это и приснилось) что для Альтер, где PCIe уже есть, ничего покупать не надо.

Народ, на PCI есть SMBus. Ктонить по ней пробовал ПЛИС грузить?

А к SMBus можно получить доступ в компе? И зачем грузить ПЛИС таким образом? Чем джитаг не устраивает?

[Methane]

А к SMBus можно получить доступ в компе?

А чего нет? LInux же вычитывает таким образом температуру процессора итд. Но SMBus не подходит по другим причинам.

И зачем грузить ПЛИС таким образом? Чем джитаг не устраивает?

Тем что хотелось, воткнули плату, загрузили в нее прошивку через SMBus, она определилась как PCIe и поехала работать. Захотели, сменили прошивку даже не перезагружая комп.

[des00]

Ментор кваста-сим?

C:\questasim\docs\pdfdocs\questa_monitors_ref.pdf -> Chapter 13 PCI Express ->

The QVL PCI Express monitor can be instantiated in a standard configuration for checking PCI Express implementations. It also can be instantiated in a PIPE configuration for checking PHY Interface for PCI Express implementations. The monitor works in both Gen1 and Gen2 mode and can be instantiated separately in both mode.

[disel]

А чего нет? LInux же вычитывает таким образом температуру процессора итд. Но SMBus не подходит по другим причинам.

Не знаю, вот и спрашиваю. Нет под рукой каких нибудь ссылок про это?

Тем что хотелось, воткнули плату, загрузили в нее прошивку через SMBus, она определилась как PCIe и поехала работать. Захотели, сменили прошивку даже не перезагружая комп.

При заливке новой прошивки в ПЛИС будет утеряно содержимое конфигурационных регистров и плата просто перестанет видиться ОС. Все равно придется комп перегружать, или заново оборудование искать. А в ПЗУ можно и по PCIе заливать и потом ПЛИС рестартануть. Я так и делал.

[Methane]

C:\questasim\docs\pdfdocs\questa_monitors_ref.pdf -> Chapter 13 PCI Express ->

Стоп, а до сериализатора его можно подключить? Там где последовательная 2.5ггц идет?

Не знаю, вот и спрашиваю. Нет под рукой каких нибудь ссылок про это?

LInux SMBus гуглится на раз.

При заливке новой прошивки в ПЛИС будет утеряно содержимое конфигурационных регистров и плата просто перестанет видиться ОС. Все равно придется комп перегружать, или заново оборудование искать. А в ПЗУ можно и по PCIе заливать и потом ПЛИС рестартануть. Я так и делал.

в PCIe заявлена поддержка hotplugа. К примеру express Card, там внутри может быть и PCIe 1x. Правда SMBusа нет. Так что мне кажется, что можно разобраться.

[disel]

в PCIe заявлена поддержка hotplugа. К примеру express Card, там внутри может быть и PCIe 1x. Правда SMBusа нет. Так что мне кажется, что можно разобраться.

Не понял в чем разобраться.

LInux SMBus гуглится на раз.

А до джитага линукс добраться не может? Джитаг тоже в PCIe разъеме есть.

[Methane]

Не понял в чем разобраться.

PRSNT#1 Hot plug presence detect
WAKE# Link Reactivation
Что они значат?

А до джитага линукс добраться не может? Джитаг тоже в PCIe разъеме есть.

Не знаю.

[disel]

PRSNT#1 Hot plug presence detect
WAKE# Link Reactivation
Что они значат?

The WAKE# signal is an open drain, active low signal that is driven low by a PCI Exp
component to reactivate the PCI Express slot’s main power rails and reference clocks.

Карточку будит. Подробности лучше в стандарте читать.

[Methane]

The WAKE# signal is an open drain, active low signal that is driven low by a PCI Exp
component to reactivate the PCI Express slot’s main power rails and reference clocks.

Карточку будит. Подробности лучше в стандарте читать.

Тут как раз стандарт мало что скажет. Так как много что есть в стандарте, не реализовано. Гугление по PCIe Hotplug дало противоречивые результаты. Скорее всего если метод и есть, то он глюкавый.

[disel]

Честно говоря про хотплуг не заморачивался, как то совсем не нужно было.

[Methane]

Честно говоря про хотплуг не заморачивался, как то совсем не нужно было.

Теоретически, позволяет заливать прошивку в ПЛИС, прямо из драйвера. Поэтому и хочется заморочится. Хотя и на уровне "авось получится".

[disel]

В конфигурационное ПЗУ я и так из драйвера пишу безо всякого хотплуга. А если через SMBus прошивку налету грузить - так это все безотносительно PCI. Вроде ничего сложно там быть не должно.

[Methane]

В конфигурационное ПЗУ я и так из драйвера пишу безо всякого хотплуга. А если через SMBus прошивку налету грузить - так это все безотносительно PCI. Вроде ничего сложно там быть не должно.

В конфигурационную флешку, то понятно. Но хотелось бы, чтобы к примеру загрузилась первоначальная прошивка, прошла энумерация. Загрузился драйвер, в какое-то внешнее ОЗУ подключенное к ПЛИС загрузил новую прошивку, что-то на плате перегрузило ПЛИС, прошивкой из внешнего ОЗУ, прошла новая енумерация, драйвер стал работать уже с новой прошивкой в ПЛИС.

Но это в глубоком проекте. Я пока с формальной вертификацией не могу разобраться.

[disel]

В конфигурационную флешку, то понятно. Но хотелось бы, чтобы к примеру загрузилась первоначальная прошивка, прошла энумерация. Загрузился драйвер, в какое-то внешнее ОЗУ подключенное к ПЛИС загрузил новую прошивку, что-то на плате перегрузило ПЛИС, прошивкой из внешнего ОЗУ, прошла новая енумерация, драйвер стал работать уже с новой прошивкой в ПЛИС.

Но это в глубоком проекте. Я пока с формальной вертификацией не могу разобраться.

Все это возможно прямо через PCIe безо всякого SMBus-а. Добавить только к ПЛИСине какую нибудь мелкую CPLD, которая будет загрузкой управлять. Насчет хотплуга не знаю, попробую сегодня прошивку залить и запустить поиск оборудования. Чето всегда после перезагрузки тестировал, может зря.

[Methane]

Все это возможно прямо через PCIe безо всякого SMBus-а. Добавить только к ПЛИСине какую нибудь мелкую CPLD, которая будет загрузкой управлять.

В том-то и фишка. Нужно потом сказать "новое устройство появилось, старое исчезло". А CPLD или однокристалку какую, вопрос уже десятый.

Насчет хотплуга не знаю, попробую сегодня прошивку залить и запустить поиск оборудования. Чето всегда после перезагрузки тестировал, может зря.

Интересно было бы, включить, залить прошивку через JTAG, потом залить прошивку еще раз.

[disel]

Интересно было бы, включить, залить прошивку через JTAG, потом залить прошивку еще раз.

Уехал в командировку, в конце неделе проверю.

[Koluchiy]

Для Xilinx ядро до х8 вроде бы бесплатное. Это было для Viretx-5 семейства. К старым версиям ПЛИС ядро было покупное.

Не подскажете, чего за ядро бесплатное для Virtex-5?
Как называется, где брать...

[Methane]

Не подскажете, чего за ядро бесплатное для Virtex-5?
Как называется, где брать...

Оно не бесплатное. За него платится при покупки мелкосхемы.

[Koluchiy]

Можете читать мой вопрос как "за него не надо доплачивать".

Сообщение отредактировал Koluchiy - Feb 17 2010, 20:23

[cioma]

http://www.altera.com/literature/po/ss-pciexpress.pdf

[dsmv]

В конфигурационную флешку, то понятно. Но хотелось бы, чтобы к примеру загрузилась первоначальная прошивка, прошла энумерация. Загрузился драйвер, в какое-то внешнее ОЗУ подключенное к ПЛИС загрузил новую прошивку, что-то на плате перегрузило ПЛИС, прошивкой из внешнего ОЗУ, прошла новая енумерация, драйвер стал работать уже с новой прошивкой в ПЛИС.

Это реально. У меня PCI Express на ПЛИС Virtex 5: XC5VSX50T
Я написал небольшую программу которая сохраняет в файл на диске значение BAR0, BAR1;
После перезагрузки прошивки содержимое BAR0, BAR1 и COMMAND стирается. Программа их восстанавливает.
Это нормально работало на комьютере с chipset P45; Сейчас у меня компьютер с P55 и это уже не работает. Почему - не знаю.

[Methane]

Это реально. У меня PCI Express на ПЛИС Virtex 5: XC5VSX50T
Я написал небольшую программу которая сохраняет в файл на диске значение BAR0, BAR1;
После перезагрузки прошивки содержимое BAR0, BAR1 и COMMAND стирается. Программа их восстанавливает.
Это нормально работало на комьютере с chipset P45; Сейчас у меня компьютер с P55 и это уже не работает. Почему - не знаю.

А за время перезагрузки, RP не вешает на EP что "ошибка которую не удалось исправить"?

[dsmv]

А за время перезагрузки, RP не вешает на EP что "ошибка которую не удалось исправить"?

Не знаю. А где это можно посмотреть ?

[XVR]

Господа, прикиньте, сколько времени будет через SMBus загружаться прошивка? Там ведь не десятки мегагерц, даже не единицы. 100 KHz там всего (пусть даже 400 в PMBus, все равно не спасет)

[Methane]

Господа, прикиньте, сколько времени будет через SMBus загружаться прошивка? Там ведь не десятки мегагерц, даже не единицы. 100 KHz там всего (пусть даже 400 в PMBus, все равно не спасет)

Прикидывал. Терпимо.

[SiTi]

Здравствуйте, можно я подключусь к дискуссии?
Точно такая же проблема у меня. Идея та же - нужно загрузить первоначальную прошивку, она по PCI-E заливает на флешку новую загрузку, ПЛИС рестартится, устройство переопределяется, всё работает под новой прошивкой.

Все это возможно прямо через PCIe безо всякого SMBus-а. Добавить только к ПЛИСине какую нибудь мелкую CPLD, которая будет загрузкой управлять. Насчет хотплуга не знаю, попробую сегодня прошивку залить и запустить поиск оборудования. Чето всегда после перезагрузки тестировал, может зря.

Ну, насколько я понимаю, для управления загрузкой не нужна никакая CPLD, у xilinx есть MultiBoot и ICAP, которые под это заточены. Вообще никакого дополнительного обвеса к ПЛИС не понадобится.

У меня PCIe устройство, если плис перегрузить нагорячую, вообще нигде не видно после перезагрузки, не находится... Приходится перегружать компьютер. Надо будет попробовать сначала отключить устройство в диспетчере оборудования, а потом перегружать...

И ещё я не понял на счёт BAR0, BAR1 и т.д... Зачем записывать их значения и восстанавливать? Я вот этот абзац вообще что-то не понял...

[Methane]

Здравствуйте, можно я подключусь к дискуссии?
Точно такая же проблема у меня. Идея та же - нужно загрузить первоначальную прошивку, она по PCI-E заливает на флешку новую загрузку, ПЛИС рестартится, устройство переопределяется, всё работает под новой прошивкой.

Угу. На всё про все 0.2 секунды. Иначе, PC имеет полное право сказать "нет там ничего".

Ну, насколько я понимаю, для управления загрузкой не нужна никакая CPLD, у xilinx есть MultiBoot и ICAP, которые под это заточены. Вообще никакого дополнительного обвеса к ПЛИС не понадобится.

Может быть, у хилых.

У меня PCIe устройство, если плис перегрузить нагорячую, вообще нигде не видно после перезагрузки, не находится... Приходится перегружать компьютер. Надо будет попробовать сначала отключить устройство в диспетчере оборудования, а потом перегружать...

Под линухом, говорят ноужно загрузить специальный драйвер, тогда и хот-свап появится. у PCIe.

И ещё я не понял на счёт BAR0, BAR1 и т.д... Зачем записывать их значения и восстанавливать? Я вот этот абзац вообще что-то не понял...

BAR0 - обычная память. BAR1 - память для таблицы дескрипторов для чайнинг-ПДП. Вы говорите, что вам нужно столько-то памяти для BAR0, столько-то памяти для BAR1 итд. Это для того что Альтера предлагает. А уж где эта память будет, решает BIOS или OS при загрузке.

[disel]

Ну, насколько я понимаю, для управления загрузкой не нужна никакая CPLD, у xilinx есть MultiBoot и ICAP, которые под это заточены. Вообще никакого дополнительного обвеса к ПЛИС не понадобится.

Ну например если прошивок больше четырех. А так конечно можно и ИКАПом.

У меня после прошивки на лету происходит следующее: данные в пространстве конфигурации читаются новые, но в БАРах нули. Плата соответственно не работает.

[Methane]

Ну например если прошивок больше четырех. А так конечно можно и ИКАПом.

У меня после прошивки на лету происходит следующее: данные в пространстве конфигурации читаются новые, но в БАРах нули. Плата соответственно не работает.

Какая ось? Если линух то по идее pciehp.ko можно загрузить.

[disel]

Какая ось? Если линух то по идее pciehp.ko можно загрузить.

WINXP и Мандрива 2009. Поведение одинаковое. pciehp.ko загружен.

[Methane]

WINXP и Мандрива 2009. Поведение одинаковое. pciehp.ko загружен.

Значит про загрузку прошивки прямо из драйвера придется забыть.
Значит ПЛИС + CPLD + NOR память.

[disel]

Значит про загрузку прошивки прямо из драйвера придется забыть.
Значит ПЛИС + CPLD + NOR память.

Не стоит на мой опыт ориентироваться, поскольку задача хотплуга у меня не стояла. И честно говоря я даже в стандарте не успел про это почитать.

[Methane]

Не стоит на мой опыт ориентироваться, поскольку задача хотплуга у меня не стояла. И честно говоря я даже в стандарте не успел про это почитать.

Дело не только в хотплаге. Дело в том что хотелось бы
1. Грузить прошивку прямо из драйвера.
2. Не перезагружать комп при каждой смене прошивки.

Да, а поставить плату в компютер, (пустую, без прошивки) а потом запрограммировать ее через JTAG, получается? Я читал что у народа работает, но тоже только один раз. Если сменить прошивку, не работает.

[disel]

Дело не только в хотплаге. Дело в том что хотелось бы
1. Грузить прошивку прямо из драйвера.
2. Не перезагружать комп при каждой смене прошивки.

Согласен, правильная идея.

Да, а поставить плату в компютер, (пустую, без прошивки) а потом запрограммировать ее через JTAG, получается? Я читал что у народа работает, но тоже только один раз. Если сменить прошивку, не работает.

Пустая плата через джитаг программируется нормально, косяков не было.

[Methane]

Согласен, правильная идея.

Вот только как оказалось, не реализуемая. По идее.

Пустая плата через джитаг программируется нормально, косяков не было.

Альтера говорит, что чтобы оно и работало потом, это должно произойти за 0.2 с с момента подачи питания.

[disel]

Альтера говорит, что чтобы оно и работало потом, это должно произойти за 0.2 с с момента подачи питания.

Наверное я не о том написал, вопроса не понял. Под программированием платы я понимал прошивку ПЗУ. Заливать же через джитаг в ПЛИС прошивку при старте не побывал. Да и смысла в этом нет. Альтера правильно говорит про 0,2 с. Стандарт PCIe говорит о том же. Залить прошивку за это время не реально.

[Methane]

Наверное я не о том написал, вопроса не понял. Под программированием платы я понимал прошивку ПЗУ. Заливать же через джитаг в ПЛИС прошивку при старте не побывал. Да и смысла в этом нет. Альтера правильно говорит про 0,2 с. Стандарт PCIe говорит о том же. Залить прошивку за это время не реально.

Вот. Я читал, что если плата уже воткнута, и компьютер загружен, то если загрузить прошивку, то компьютер распознает, и правильно проинициализирует. Но если потом в плату прошивку перезагрузить, то правильно работать она уже не будет. Но по идее под линухом можно это обойти.

[disel]

Вот. Я читал, что если плата уже воткнута, и компьютер загружен, то если загрузить прошивку, то компьютер распознает, и правильно проинициализирует. Но если потом в плату прошивку перезагрузить, то правильно работать она уже не будет. Но по идее под линухом можно это обойти.

Если нужен хотплуг то нужно стандарт читать, а не пытаться познать его методом тыка плат в компьютер.

[Methane]

Если нужен хотплуг то нужно стандарт читать, а не пытаться познать его методом тыка плат в компьютер.

В стандарте написано что прочитайте регистр, и в этом регистр бит говорит поддерживает сплот хотплаг или не поддерживается. Вопрос, как сказать системе, то какой-то конкретный сплот поддерживает хотплаг?

[dmitry-tomsk]

Если хочется грузить прошивку с пользовательского приложения, то на плате дожно быть устройство для хранения загружаемой прошивки - флэш память (медленно программруется, ограничен ресурс) или микроконтроллер, который будет хранить прошивку в ОЗУ. Тогда можно было бы зашить в ПЛИС бутлоадер - чистый интерфейс с PCIe и интерфейсом к этому микроконтроллеру. Перед загрузкой рабочей прошивки нужно считать configuration space PCIe платы, который устанавливается ОС или БИОС при старте, перегрузить прошивку, а потом восстановить configuration space своим драйвером.

[Methane]

Если хочется грузить прошивку с пользовательского приложения, то на плате дожно быть устройство для хранения загружаемой прошивки - флэш память (медленно программруется, ограничен ресурс) или микроконтроллер, который будет хранить прошивку в ОЗУ. Тогда можно было бы зашить в ПЛИС бутлоадер - чистый интерфейс с PCIe и интерфейсом к этому микроконтроллеру. Перед загрузкой рабочей прошивки нужно считать configuration space PCIe платы, который устанавливается ОС или БИОС при старте, перегрузить прошивку, а потом восстановить configuration space своим драйвером.

Загрузиться из флеши, дождаться конфигурации, записать конфигурацию к примеру во флеш, записать новую прошивку из драйвера во флеш, перезагрузиться с новой прошивкой из флеши, восстановить конфигурацион спейс из флеши. Где-то так? Слишком сложно.

[disel]

Если хочется грузить прошивку с пользовательского приложения, то на плате дожно быть устройство для хранения загружаемой прошивки - флэш память (медленно программруется, ограничен ресурс) или микроконтроллер, который будет хранить прошивку в ОЗУ. Тогда можно было бы зашить в ПЛИС бутлоадер - чистый интерфейс с PCIe и интерфейсом к этому микроконтроллеру. Перед загрузкой рабочей прошивки нужно считать configuration space PCIe платы, который устанавливается ОС или БИОС при старте, перегрузить прошивку, а потом восстановить configuration space своим драйвером.

Этот метод понятен. Но все же интересно: а хотплуг для PCIe все же существует или нет?

[Methane]

Этот метод понятен. Но все же интересно: а хотплуг для PCIe все же существует или нет?

Его не может не быть, потому что expressCard это PCIe 1x. ИМХО.

И ИМХО, по идее можно любому разъему сказать что он HotPlug. Тоже ИМХО.

[dmitry-tomsk]

Загрузиться из флеши, дождаться конфигурации, записать конфигурацию к примеру во флеш, записать новую прошивку из драйвера во флеш, перезагрузиться с новой прошивкой из флеши, восстановить конфигурацион спейс из флеши. Где-то так? Слишком сложно.

Зачем это configuration space во флэш писать? Это неколько регистров, они в памяти приложения остаются, которое прошивку перегружает (или драйвера). Сложного ничего нет, основная проблема - где хранить новую прошивку (флэш не самый удобный вариант).

[disel]

В стандарте написано что прочитайте регистр, и в этом регистр бит говорит поддерживает сплот хотплаг или не поддерживается. Вопрос, как сказать системе, то какой-то конкретный сплот поддерживает хотплаг?

Читать нужно: PCI Standard Hot-Plug Controller and Subsystem Specification 1.0
Только не знаю где взять.

[Methane]

Зачем это configuration space во флэш писать? Это неколько регистров, они в памяти приложения остаются, которое прошивку перегружает (или драйвера). Сложного ничего нет, основная проблема - где хранить новую прошивку (флэш не самый удобный вариант).

Флеш, это минимум 10тыс циклов. Так что можно и в ней. Прошивать, так по любому нужна будет CPLD, которая будет грузить. Проще уж ней выкрутится. Дело не в этом. Криво получается. И как я понял, от настроек root port зависит, что будет делать компютер, если на время перезагрузки endPoint перестанет отвечать.

[SiTi]

Загрузиться из флеши, дождаться конфигурации, записать конфигурацию к примеру во флеш, записать новую прошивку из драйвера во флеш, перезагрузиться с новой прошивкой из флеши, восстановить конфигурацион спейс из флеши. Где-то так? Слишком сложно.

Вот да... Я это и хотел сказать. Только вот не догадался, что конфигурационное пространство тоже надо сохранять...

Зачем это configuration space во флэш писать? Это неколько регистров, они в памяти приложения остаются, которое прошивку перегружает (или драйвера).

Вот только не понятно, как это приложение будет иметь доступ к устройству (для записи), которое на какое-то время отрубилось... Это возможно?

[Methane]

Вот только не понятно, как это приложение будет иметь доступ к устройству (для записи), которое на какое-то время отрубилось... Это возможно?

Спецификация говорит что да. Все зависит от настроек root port. А какие настройки у него в PC, ХЕЗ.

[SiTi]

Читать нужно: PCI Standard Hot-Plug Controller and Subsystem Specification 1.0
Только не знаю где взять.

Я у себя не нашёл.

Спецификация говорит что да. Все зависит от настроек root port. А какие настройки у него в PC, ХЕЗ.

Какая спецификация PCIe? Есть у меня исходники линуксячего драйвера, где я что-то подобное видел - сохраняется всё конфигурационное пространство, потом ребуут карточки, потом почти всё это пространство восстанавливается. Только я тогда не понял, что за ребуут такой... А похоже это то, что нам надо

[Methane]

Какая спецификация PCIe? Есть у меня исходники линуксячего драйвера, где я что-то подобное видел - сохраняется всё конфигурационное пространство, потом ребуут карточки, потом почти всё это пространство восстанавливается. Только я тогда не понял, что за ребуут такой... А похоже это то, что нам надо

Какого именно драйвера? Ядро сейчас это 374 мегабайта.
В типовом ядре, есть каллбэки которые вызываются при инициализации PCI устройства, уходе его в слип, повердаун итд. Но чтобы сохранялось и восстанавливалось я не помню.

[SiTi]

drivers/net/mlx4/reset.c

[Methane]

drivers/net/mlx4/reset.c

ХЕЗ. По идее после ресета, base адресса могут и другие быть. То похоже ресестится не PCI а что-то на PCI карточке.

[XVR]

Читать нужно: PCI Standard Hot-Plug Controller and Subsystem Specification 1.0
Только не знаю где взять.

Тут - http://rapidshare.com/files/369941890/shpc1_0.pdf

[Methane]

Тут - http://rapidshare.com/files/369941890/shpc1_0.pdf

Так это же не PCIe. С линком-то что делать?

[XVR]

Так это же не PCIe.

Это то, что рекомендовал disel, так что вопросы к нему
Видимо нужен какой то из PCIe стандартов, только скажите какой (www.pcisig.com) Возможно PCIe Base подойдет
Немного написано в CEM спецификации:

In the following text, all references to mechanical elements should be interpreted in the context of
the PCI Express card form factor definition, unless otherwise stated.
3.1. Scope
5 The PCI Express specification natively supports Hot-Plug/Hot Removal of PCI Express add-in
cards. However, hardware support of Hot-Plug/Hot-Removal on the system board is optional.
Since the PCI Express evolutionary form factor is designed as a direct PCI connector replacement
and utilizes an edge card connector, the PCI Express Native Hot-Plug model is based on the
standard usage model defined in the PCI Standard Hot-Plug Controller and Subsystem Specification,
10 Revision 1.0.
The following section describes the add-in card presence detect and PCI Express Native Hot-Plug
signals. For a detailed explanation of the register requirements and standard usage model, see
Chapter 7 of the PCI Express Base Specification, Revision 1.1.
3.2. Presence Detect
15 The PCI Express Hot-Plug controller detects the presence of an add-in card using the PRSNT2#
signal as shown in Figure 3-1. It is the responsibility of the Root Complex or the switch to
determine the presence of the add-in card and set the present bits in the appropriate register as
described in Chapter 7 of the PCI Express Base Specification, Revision 1.1. In addition to the Hot-Plug
controller, the PRSNT2# signal is used by the system board to recognize the presence of the add-in
20 card in order to enable the auxiliary signals: CLK, PERST#, SMBus, and JTAG. The two signals,
PRSNT1# and PRSNT2#, described in Figure 3-1, are required on the PCI Express connector and
must be supported by all PCI Express add-in cards.
Both PRSNT1# and PRSNT2# signals are required in order to detect the presence of the add-in
card and to ensure that it is fully inserted in the connector. Note that the pads on the add-in card
25 for the PRSNT1# and PRSNT2# signals are shorter than the rest of the pads in order to have about
1 ms difference of insertion time. Unused PRSNT2# pads on x4, x8, and x16 add-in cards can be
either standard length or the pad can be eliminated. This scheme is used to allow the power
switches to isolate the power to the card during surprise removal. The mechanical details are
provided in Chapter 5.
It is required that all PCI Express add-in cards implement variable-length edge finger pads and tie
the PRSNT1# and PRSNT2# signals together on the add-in card. There is more than one
PRSNT2# pin defined in the x4, x8, and x16 PCI Express connectors; these are needed to support
up-plugging. All add-in cards shall connect the PRSNT1# signal to the farthest-apart PRSNT2#
5 signal with a single trace in between them as illustrated in Figure 3-1. For example, a x4 add-in card
would connect PRSNT1# with PRSNT2# on pin B31, and a x8 add-in card would connect
PRSNT1# with PRSNT2# on pin B48. Refer to Table 5-1 for connector pin numbering and
definition. If the system board designer chooses to implement hot-plug support, the system board
must connect PRSNT1# to GND and separately connect all the PRSNT2# pins together to a single
10 pull-up resistor, as shown in Figure 3-1. The system board designer determines the pull-up resistor
voltage and associated use of applicable hot-plug control logic. If the system board designer
chooses not to implement hot-plug support, PRSNT1# and PRSNT2# connector pins may either
be left un-connected or may be grounded on the system board.
Since the x8 add-in card may plug into a x8 connector with a x4 Link only, the system board shall
15 have the two PRSNT2# pins (B31 and B48) connected together. This is required in order to sense
the presence of the x8 add-in card in a x8 connector that supports a x4 Link only. See Section 6.3
for card interoperability discussions.

[Methane]

Это то, что рекомендовал disel, так что вопросы к нему
Видимо нужен какой то из PCIe стандартов, только скажите какой (www.pcisig.com) Возможно PCIe Base подойдет
Немного написано в CEM спецификации:

Ну возьму я завтра тестер, и прозвоню PRSNT сигналы. Что дальше?

[XVR]

Ну возьму я завтра тестер, и прозвоню PRSNT сигналы. Что дальше?

Их не надо прозванивать, их надо имплементировать на своей плате (хоть с помощью реле). Если ядро ОС вообще в курсе, что hot-plug бывает, то их размыкание/замыкание заставит ядро (драйвер) заново инициализировать этот слот.
Немного криво, зато железно (в смысле в РЕАЛЬНОМ железе)

[Methane]

Их не надо прозванивать, их надо имплементировать на своей плате (хоть с помощью реле). Если ядро ОС вообще в курсе, что hot-plug бывает, то их размыкание/замыкание заставит ядро (драйвер) заново инициализировать этот слот.
Немного криво, зато железно (в смысле в РЕАЛЬНОМ железе)

Это надо только пробовать.

[disel]

Так это же не PCIe. С линком-то что делать?

У Петрова в "Шины PCI, PCI Express" написано что пользовательская модель PCI Express Hot Plug выведена из пользовательской модели "PCI Standard Hot-Plug Controller and Subsystem Specification 1.0". И они идентичны с точки зрения пользователя. Изменения коснулись некоторых регистров, которые описаны в стандарте PCIe.

[Methane]

У Петрова в "Шины PCI, PCI Express"

А что за книга? "сферический PCIe в вакууме" или применительно к PC?

написано что пользовательская модель PCI Express Hot Plug выведена из пользовательской модели "PCI Standard Hot-Plug Controller and Subsystem Specification 1.0". И они идентичны с точки зрения пользователя. Изменения коснулись некоторых регистров, которые описаны в стандарте PCIe.

В том-то и фишка, что я читал только про бит, прочитав который можно узнать поддерживает сплот хот-плаг или нет.

[disel]

А что за книга? "сферический PCIe в вакууме" или применительно к PC?

Скорее "сферический PCI в вакууме". Про PCIe немного.

[SiTi]

Если в диспетчере устройств отключить устройство, потом его сбросить/перепрошить, потом опять попытаться обнаружить, то устройство обнаруживается и работает.

[Methane]

Если в диспетчере устройств отключить устройство, потом его сбросить/перепрошить, потом опять попытаться обнаружить, то устройство обнаруживается и работает.

А если загрузить систему, а потом прошить? Я сейчас пользуюсь рекомендациями альтеры - через jtag прошиваю, потом контрл-альт-дел. Тогда работает.

[SiTi]

Что-то я не понял... (Возможно вечер сказывается). Какую систему загрузить? И что даст ctrl+alt+del?
Можно пояснить по-подробнее?

[Methane]

Что-то я не понял... (Возможно вечер сказывается). Какую систему загрузить? И что даст ctrl+alt+del?
Можно пояснить по-подробнее?

Если я сейчас делаю так. Гружу плисину через JATG, потом делаю ресет через ctrl+alt+del (рекомендация альтеры). Если не делать ctrl+alt+del а загрузить ПЛИСину к примеру во время тестирования памяти, она не видится в системе.

[dsmv]

Если я сейчас делаю так. Гружу плисину через JATG, потом делаю ресет через ctrl+alt+del (рекомендация альтеры). Если не делать ctrl+alt+del а загрузить ПЛИСину к примеру во время тестирования памяти, она не видится в системе.

Есть ещё вариант. Программа adp201x1_restart позволяет запомнить базовые адреса BAR0, BAR1. А потом их восстановить.
Один раз необходимо запустить программу в режиме определения базовых адресов:
adp201x1_restart 4953 5504 -r
Будет сформирован файл bar.txt в котором будут сохранены значения базовых адресов.
После перезагрузки ПЛИС через JTAG надо выполнить команду:
adp201x1_restart 4953 5504 -w
Программа запишет BAR0, BAR1, COMMAND

Перезагрузка компьютера не требуется.

4953 - это VendorID
5504 - это DeviceID

На компьютере c Chipset P45 работоспособность восстанавливается в полном объёме.
На компьютере с процессором I7 и Chipset P55 восстанавливается только обращения к регистрам. Канал DMA не работает.

Программа работает через драйвер UNINSYS.

Файлы:
 adp201x1_restart_bin.zip ( 5.07 килобайт ) Кол-во скачиваний: 68
- собственно программа

 adp201x1_restart_src.zip ( 10.84 килобайт ) Кол-во скачиваний: 64
- исходные тексты

 uninsys_2.3.exe.ZIP ( 433.1 килобайт ) Кол-во скачиваний: 144
- драйвер UNINSYS - необходимо переименовать расширение в *.exe

[Methane]

Есть ещё вариант.

А если не винда и вообще свой драйвер?

[dsmv]

А если не винда и вообще свой драйвер?

Тогда нужно научится запоминать и восстанавливать регистры BARx и COMMAND

[Bad0512]

Дело не только в хотплаге. Дело в том что хотелось бы
1. Грузить прошивку прямо из драйвера.
2. Не перезагружать комп при каждой смене прошивки.

Да, а поставить плату в компютер, (пустую, без прошивки) а потом запрограммировать ее через JTAG, получается? Я читал что у народа работает, но тоже только один раз. Если сменить прошивку, не работает.

1. Из драйвера грузить не получится. Ибо когда девайс у вас не загружен - BARов и прочей хрени просто _физически_ не существует.
2. Могу предложить старый "дедовский" способ отладки :
2.1. Disable device в Device manager
2.2. Reload FPGA using JTAG cable.
2.3. Enable device or Scan for Hardware changes in Device manager.
По времени занимает минуты 3-4 в зависимости от сноровки спортсмена
Ну или вышеописанный способ (пишите утилиту, которая сохраняет изменяемые регистры (особенно BARы) куда-нибудь, потом перегружаете FPGA и потом той же мостыркой восстанавливаете прежние значения. Тут расчёт на то, что система "ничего не заметит". Этот трюк, как уже описано выше, не всегда и не везде прокатывает.

А если не винда и вообще свой драйвер?

На "невинде" последовательность действий должна быть примерна та же:
1. Убиваем девайс в системе, не знаю как это делается, возможно достаточно всего лишь драйвер выгрузить.
2. Делаем свои дела с девайсом, т.е. перегружаем FPGA.
3. Пинаем bus enumerator на поиск девайсов по новой. Возможно для этого его надо перегрузить, либо запустить какой-то скрипт.

Все эти действия (исходя из идеологии этой самой пресловутой "невинды") можно запихать в один скриптик, уменьшая количество ручной работы до минимума.

[Methane]

На "невинде" последовательность действий должна быть примерна та же:
1. Убиваем девайс в системе, не знаю как это делается, возможно достаточно всего лишь драйвер выгрузить.
2. Делаем свои дела с девайсом, т.е. перегружаем FPGA.
3. Пинаем bus enumerator на поиск девайсов по новой. Возможно для этого его надо перегрузить, либо запустить какой-то скрипт.

Все эти действия (исходя из идеологии этой самой пресловутой "невинды") можно запихать в один скриптик, уменьшая количество ручной работы до минимума.

Тут главная проблема в том, что PC, по подаче питания, если не находит ничего в сплоте, то имеет полное право считать что там ничего нет. Только что проверил, если карточку не нашел BIOS (она потом появилась) то линух ее тоже уже не видит. А это значит трах с параллельным пассивным программированием.

[gosu-art]

Здравствуйте!
Methane
Можно узнать, чем у вас закончились эксперименты с ХотПлугом?

Сейчас стоит наподобие задача - нужна обязательно горячая реконфигурация(возможно с использованием Remote System Upgrade). И вот думаю, связываться с Альтеровской PCIe или поставить PEX(не PHY) какой нить. Есть некоторые вопросы:
1. Если я поставлю PEX, то я понимаю проблемы с горячей реконфигурацией исчезнут? и с ПЛИСиной можно будет творить что угодно когда компьютер загрузится (WinXP).
2. Интересует PCIe'ый JTAG! Можно ли его использовать в своих корыстных целях))? Ну, например, нацелить на него Programmer, SignalTap? (естественно JTAG ноги будут на плисину заведены и, соответственно, будет стоять PEX)

[Bad0512]

Здравствуйте!
Methane
Можно узнать, чем у вас закончились эксперименты с ХотПлугом?

Сейчас стоит наподобие задача - нужна обязательно горячая реконфигурация(возможно с использованием Remote System Upgrade). И вот думаю, связываться с Альтеровской PCIe или поставить PEX(не PHY) какой нить. Есть некоторые вопросы:
1. Если я поставлю PEX, то я понимаю проблемы с горячей реконфигурацией исчезнут? и с ПЛИСиной можно будет творить что угодно когда компьютер загрузится (WinXP).
2. Интересует PCIe'ый JTAG! Можно ли его использовать в своих корыстных целях))? Ну, например, нацелить на него Programmer, SignalTap? (естественно JTAG ноги будут на плисину заведены и, соответственно, будет стоять PEX)

Можно и не PEX. Поглядите на GN4121 / GN4124 от Gennum.
Для вариантов X1 и X4 очень неплохое решение.

[dsmv]

1. Если я поставлю PEX, то я понимаю проблемы с горячей реконфигурацией исчезнут? и с ПЛИСиной можно будет творить что угодно когда компьютер загрузится (WinXP).
2. Интересует PCIe'ый JTAG! Можно ли его использовать в своих корыстных целях))? Ну, например, нацелить на него Programmer, SignalTap? (естественно JTAG ноги будут на плисину заведены и, соответственно, будет стоять PEX)

При наличии PEX8311 проблемы с перезагрузкой ПЛИС исчезают.
А вот PCI'ый JTAG использовать вряд ли удасться. Я не встречал информации о его поддержке на системных платах. Как вариант можно сделать аналог Byte Blaster, но вот удасться ли его запустить на порте с нестандартным адресом ?

[gosu-art]

Спасибо!
Я так и думал, что с JTAG'ом облом получится.
Как вариант можно поставить в качестве моста еще одну ПЛИС-Altera CycloneIVgx. Вот думаю... стоит ли заморачиваться!?

[gosu-art]

Вот такой вопросик возник...
Потянут ли трансиверы С4 external pcie без использования редрайверов ? длина кабеля 1м.

[MishaN]

Не совсем по теме, но может есть у кого опыт...
Подскажи, а Express Card у Ноутбуков это ведь и есть PCIe? Где можно взять адаптер чтобы вывести наружу стандартный PCIe и воткнуть туда свою плату с FPGA
(ну нету уменя настолького компа и покупать нехочу)

[Kuzmi4]

2 MishaN
Не только. Вот в этом документе всё расписано. Особенно обратите внимание на Table 3-1: ExpressCard Interface - List of Signals
Главное вам там с драйвером разобраться

[dmitry-tomsk]

Порекомендуйте, пожалуйста, switch для превращения artix-7 pciex4 в pciex1 3.0. Нужно 8 плат в компьютер воткнуть с макс. пропускной способностью.

[bambr]

Порекомендуйте, пожалуйста, switch для превращения artix-7 pciex4 в pciex1 3.0. Нужно 8 плат в компьютер воткнуть с макс. пропускной способностью.

Невнятный вопрос. Превращаем Artix-7 в свитч? Тогда не проще ли микросхемы свитчей использовать?

[krux]

мне PCIe свичи от IDT очень понравились.

[dmitry-tomsk]

мне PCIe свичи от IDT очень понравились.

Спасибо, не нашёл только у них pcie 3.0