|
Подскажите о FPGA, как работает FPGA |
|
|
2 страниц
1 2 >
|
 |
Ответов
(1 - 18)
|
Jul 27 2010, 17:49
|

Беспросветный оптимист
     
Группа: Свой
Сообщений: 4 640
Регистрация: 26-12-07
Из: Н.Новгород
Пользователь №: 33 646

|
Цитата(DigitalM @ Jul 27 2010, 21:37)  Так а зачем же FPGA синхронизация? Перечитывает данные флешки? А ядро? Там еще и процессор стоит? Я смотрю, что у CPLD тоже ядро и клк. Вообще-то без тактирования ни одно более-менее сложное цифровое устройство не работает. Ядро - не процессорное, а ядро ячеек. Без питания тоже вряд ли что работать будет. Не поленился, скачал даташит. Ну и что за клоки вас так смущают? Я вот ни одного не вижу, не считая джитагового TCK FPGA - это сетка продольных и поперечных линий, в узлах которой находятся конфигурируемые переключатели и базовые ячейки. Есть обычные линии, а есть клоковые. Клоковые отличаются наибольшим быстродействием. Можно конечно такты и на обычные I/O пины подать, но тогда не ждите заявленных 350 МГц
--------------------
Программирование делится на системное и бессистемное. ©Моё :) — а для кого-то БГ — это Bill Gilbert =)
|
|
|
|
|
Jul 28 2010, 11:28
|
Местный
  
Группа: Участник
Сообщений: 306
Регистрация: 11-11-04
Из: Москва
Пользователь №: 1 106

|
Цитата(DigitalM @ Jul 27 2010, 19:53)  Причем, клк от 1,5 до 350МГц. Обьясните, какого ядра, какогьо клк??? Если я на плис соберу обычный триггер, то для его работы мне необходимо собрать еще и генератор и питание ядра обеспечить? CLK 350 МГц это максимальная частота клока, при котором эта микросхема будет работать. А если у Вас схема асинхронна, то совсем не обязательно этот клок туда подавать. Например, если у Вас RS асинхронные триггеры, или простая логика, то забудьте про этот тактовый вход, который скорее всего можно использовать как обычный IO (не знаком с этим кристаллом)
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|