Xilinx инновирует !, Enabling more than Moore’s Law. Опции

[maugli]

Xilinx Stacked Silicon Interconnect Extends FPGA Technology to Deliver 'More than Moore' Density, Bandwidth and Power Efficiency.
Enables 100x Improvement in Die-to-Die Bandwidth Per Watt and 2-3x Capacity Advantage Over Monolithic Devices.

[Methane]

Xilinx Stacked Silicon Interconnect Extends FPGA Technology to Deliver 'More than Moore' Density, Bandwidth and Power Efficiency.
Enables 100x Improvement in Die-to-Die Bandwidth Per Watt and 2-3x Capacity Advantage Over Monolithic Devices.

Типа, сто спартанов сделают любой виртекс?

[rloc]

Как я понял, новая фишка в следующей фразе

purely vertical die-stacking approach been taken

т.е. в Virtex-7 кристаллы будут наращиваться вертикально и нет никаких ограничений в суммарном объеме конечной микросхемы. Между вертикально нарощенными кристаллами будет порядка 10000 соединений, которых должно хватить для внутренних связей без потери скорости и мощности на передачу.

[Methane]

Я
т.е. в Virtex-7 кристаллы будут наращиваться вертикально и нет никаких ограничений в суммарном объеме конечной микросхемы.

Ну не нада гнать! Корейцы уже давно делают в одном корпусе RAM+Флеш+проучую фигню.

[vitan]

Кстати, где-то видел прогнозы одного забугорного профессора, так он прямо говорит, что скоро вся электроника станет в 3D.
И что профессия разработчика печатных плат умрет.
Я верю.

[Methane]

Кстати, где-то видел прогнозы одного забугорного профессора, так он прямо говорит, что скоро вся электроника станет в 3D.
И что профессия разработчика печатных плат умрет.
Я верю.

Толщина вафли, поделенная на ширину затвора, есть вопрос.

[rloc]

Ну не нада гнать! Корейцы уже давно делают в одном корпусе RAM+Флеш+проучую фигню.

Возможно в 2D, а чтобы в 3D - не слышал

[vitan]

Да, и извиняюсь за оффтоп, мой любимый кейденс поэтому победит ментора и жить станет легче.
(это потому, что все начнется с микросхем, где кейденс хорошо рулит).

[VladimirB]

Как я понял, новая фишка в следующей фразе

т.е. в Virtex-7 кристаллы будут наращиваться вертикально и нет никаких ограничений в суммарном объеме конечной микросхемы. Между вертикально нарощенными кристаллами будет порядка 10000 соединений, которых должно хватить для внутренних связей без потери скорости и мощности на передачу.

А потребляемая мощность тоже наверное возрастёт. Эх и жарко там внутри этой 3D башни будет.
У нас сейчас 6 виртекс 20 ампер по ядру кушает, а тут такое.

Я понял - они кулер с тепловыми трубками от каждого кристалла внутрь встроят.

[DmitryR]

Ну не нада гнать! Корейцы уже давно делают в одном корпусе RAM+Флеш+проучую фигню.

Надо читать внимательно. У MCP типа "RAM+Флеш+прочее" количество соединений между кристаллами на два наверное порядка или даже на три меньше, чем заявлено у Xilinx.

[Methane]

Надо читать внимательно. У MCP типа "RAM+Флеш+прочее" количество соединений между кристаллами на два наверное порядка или даже на три меньше, чем заявлено у Xilinx.

Просто такой цели не ставили. Вообще, у вас такие проекты что в самую большую ПЛИСину не влазят? Лучше бы ксилинкс сделал ПЛИСину с загрузочной флешей сразу. Альтере тоже не помешало бы. А там бы можно было бы повесить ей на борт ОЗУ какое-то. Было бы полезнее, чем мега-громадная ПЛИСина, с которой все равно придется работать как с кучей ПЛИСин соединенных проводами.

[naliwator]

Лучше бы ксилинкс сделал ПЛИСину с загрузочной флешей сразу. Альтере тоже не помешало бы.

Идея на миллион долларов!

[Leka]

Какие такие "3D башни"? На сайте есть картинки - 2D структура.

[DmitryR]

Вообще, у вас такие проекты что в самую большую ПЛИСину не влазят?

Вообще да. И если вы посмотрите на изделия Dini group - то поймете, что есть немало людей, у которых не влазит в несколько.

Лучше бы ксилинкс сделал ПЛИСину с загрузочной флешей сразу.

Spartan-3AN не считается?

с которой все равно придется работать как с кучей ПЛИСин соединенных проводами.

Это утверждение полностью ошибочно - видео посмотрите, как будет идти работа с этими кристаллами.

Идея на миллион долларов!

Судя по тому, что технология Spartan-3AN в новом семействе не продолжена, а Альтера такого вообще не выпустила - это оказалась идея на минус миллион. А еще Lattice и Actel делают FPGA, не требующие внешней конфигурации, если кто из вас не в курсе.

[des00]

а Альтера такого вообще не выпустила - это оказалась идея на минус миллион.

надеюсь что дождемся maxIII с PLL/M4K до 10к LE хлопающих на 300МГц %)

А по сабжу давно хочу недорогой, небольшой и малопотребляющий чипак на 10 миллионов LE ............................в выводном корпусе %)

[Мур]

Идея на миллион долларов!

Старо! Теперь действительно отвод тепла быдет в актуале... Неужели алмаз напылять будут?
Не думаю что станет дешевле. Тех процесс усложняется.
...Будем потом вспоминать 2D как каменный век и проблемы размещения на чипе будет не таким острым, как сейчас...

А что, всё-таки это очередной этам миниатюризации!

[MHC]

У нас сейчас 6 виртекс 20 ампер по ядру кушает, а тут такое.

гм... чё-то не верится... как такое может быть? у нас 6-й, когда мы его по максимуму загружали, жрал 8.5-9 Ампер. И то грелся так, что яичницу жарить на нём можно было.

[VladimirB]

гм... чё-то не верится... как такое может быть? у нас 6-й, когда мы его по максимуму загружали, жрал 8.5-9 Ампер. И то грелся так, что яичницу жарить на нём можно было.

значит не тем загружали - амперметр врать не будет - можете xilinx power estimator заюзать для прикидочных расчётов

[Victor®]

Да, и извиняюсь за оффтоп, мой любимый кейденс поэтому победит ментора и жить станет легче.
(это потому, что все начнется с микросхем, где кейденс хорошо рулит).

Тоже извиняюсь - но победит тогда SYNOPSYS, где он рулит больше CADENCE + MENTOR вместе взятые ;-)

[jojo]

гм... чё-то не верится... как такое может быть? у нас 6-й, когда мы его по максимуму загружали, жрал 8.5-9 Ампер.

Забитый на 90% слайсов Virtex-6 LX240T на частотах 300...400 МГц способен потреблять 30...40 А.

Проблема ещё - ISE - беспросветный тормоз. 3D ПЛИС он не потянет.

[Maverick]

Забитый на 90% слайсов Virtex-6 LX240T на частотах 300...400 МГц способен потреблять 30...40 А.

откуда такие сведения? можно ли первоисточник?

[jojo]

откуда такие сведения? можно ли первоисточник?

Я первоисточник. Источник на 20 А не тянет, для LX240T надо 30-40, а лучше 50 А, если планы по получению производительности грандиозные.

Может и 50 А получиться, если поднять частоту до 500 МГц и занять всю LX240T. Другой вопрос, как и зачем это делать.

[des00]

откуда такие сведения? можно ли первоисточник?

в свое время находил таблицу максимумов для хилых, до сих пор помню что виртекс2 самый толстый может есть до 80А по ядру %)

[Victor®]

в свое время находил таблицу максимумов для хилых, до сих пор помню что виртекс2 самый толстый может есть до 80А по ядру %)

А может кто сталкивался с таблицей для серии S6-LXT?
Логика подсказывает, что должен быть такой документ - а вот не находится.
Может к окулисту пора :-)

[CaPpuCcino]

для тех кому лень читать по-английски(как мне например) анонс от ixbt о производстве 7ок по 28 тех.процессу
http://www.ixbt.com/news/hard/index.shtml?13/94/90
а вот бла-бла-бля о самой технологии
http://www.ixbt.com/news/all/index.shtml?08/18/73,
http://technomag.edu.ru/doc/71226.html

[Sergey'F]

для тех кому лень читать по-английски(как мне например) анонс от ixbt о производстве 7ок по 28 тех.процессу

Интересно - cобираются делать на TSMC. Вроде бы раньше они в другом месте делали? А Altera уже в начале года должна выпустить StratixV, тоже 28нм и, естественно, на TSMC.