|
Помогите разобраться с Net Tie |
|
|
|
Sep 13 2011, 06:50
|
Участник

Группа: Участник
Сообщений: 49
Регистрация: 7-07-09
Из: С-Пб
Пользователь №: 51 016

|
Для разводки DDR2, необходимо выравниване длины. Сделала компонент TieNet, как описано у Прановича в статье http://www.tech-e.ru/2010_2_79.php. Как работать с ним нигде не написано или я не нашла? подскажите статейки. В плате у элемента TieNet все площадки разнесены по слоям и даны свои имена цепей. Возникает проблема 1. Когда берешь проводник с элемента TieNet на определенном слое, ведет проводник НЕИМЕННОВАННЫЙ. Как быть? 2. Когда есть 2 проводника и 2 площадки на одном слое, но с разными именами показывает замыкание. Какие правила надо написать при работе с TieNet&
|
|
|
|
|
 |
Ответов
(1 - 7)
|
Sep 13 2011, 10:27
|
Участник

Группа: Участник
Сообщений: 49
Регистрация: 7-07-09
Из: С-Пб
Пользователь №: 51 016

|
Цитата(Алексей Сабунин @ Sep 13 2011, 13:27)  Все проводники надо первоначально проименовать в схеме, ведь TieNet это все же компонент и цепи на нем хоть и формально разделены! В плате этот компонент как разделитель цепи по приемникам, и в правилах надо указать как должны быть выровнены фрагменты топологии от источника до TieNEt, и далее к каждому приемнику. В схеме все сделано как на рисунке, а на плете все равно ничего не разрешает
Эскизы прикрепленных изображений
|
|
|
|
|
Sep 13 2011, 11:23
|
Мыслящий
    
Группа: Свой
Сообщений: 1 729
Регистрация: 20-07-07
Из: Самара
Пользователь №: 29 270

|
Цитата(Алексей Сабунин @ Sep 13 2011, 13:27)  Все проводники надо первоначально проименовать в схеме, ведь TieNet это все же компонент и цепи на нем хоть и формально разделены! В плате этот компонент как разделитель цепи по приемникам, и в правилах надо указать как должны быть выровнены фрагменты топологии от источника до TieNEt, и далее к каждому приемнику. Тоже пробовал делать - ругается на к.з. Помогло только то, что я дорожку к нему вёл с игнорированием правил.
--------------------
FAQ по ADФорум по ADЗнание только тогда знание, когда оно приобретено усилиями своей мысли, а не памятью. ...стоит запомнить ...вернее задуматься.
|
|
|
|
|
Sep 13 2011, 12:43
|

Эксперт
    
Группа: Модераторы
Сообщений: 1 385
Регистрация: 18-07-06
Из: Сан Диего
Пользователь №: 18 895

|
Цитата(Master of Nature @ Sep 13 2011, 15:23)  Тоже пробовал делать - ругается на к.з. Помогло только то, что я дорожку к нему вёл с игнорированием правил. Если элемент NetTie в виде точки, или отверстия, то подключаемые к нему цепи слишком близко подходят друг к другу, их надо исключить из проверки на КЗ и зазоры... как вариант - можно в таком компоненте сделать планары на разных слоях и поставить ПО, но тогда надо будет разводить подходящие цепи в предварительно указанных слоях или менять по ходу пьесы... Цитата(masha_belka @ Sep 13 2011, 10:50)  Для разводки DDR2, необходимо выравниване длины. В дополнение...
--------------------
|
|
|
|
|
Sep 15 2011, 10:11
|
Участник

Группа: Участник
Сообщений: 49
Регистрация: 7-07-09
Из: С-Пб
Пользователь №: 51 016

|
Цитата(Владимир @ Sep 15 2011, 12:02)  1 Для выравнивания длин еще есть классы From-To 2/ Иногда удобней использовать PAD с одинаковым Jimp. Тогда появляется возможность считать суммарные длины по разные стороны согласующих резисторов или разделительных конденсаторов 3. NetTie тоже юзал для этого, но это закрывание недоделок алтиума Владимир, а можно по подробнее про пункт 1 и 2. Или подскажите где почитать про них.
|
|
|
|
|
  |
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|