реклама на сайте
подробности

 
 
> Вопрос от новичка куда подключают подложку у МОП транзистора
aleksejj
сообщение Feb 6 2012, 12:04
Сообщение #1


Участник
*

Группа: Validating
Сообщений: 17
Регистрация: 8-11-11
Пользователь №: 68 187



Собственно вопрос. Такой.
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов (1 - 5)
V_G
сообщение Feb 6 2012, 12:40
Сообщение #2


Профессионал
*****

Группа: Свой
Сообщений: 1 818
Регистрация: 15-10-09
Из: Владивосток
Пользователь №: 52 955



Чаще всего всего она подключается к истоку. Пороговое напряжение как раз приводится для подложки, соединенной с истоком. Если надо сдвинуть порог, сдвигайте потенциал подложки
Go to the top of the page
 
+Quote Post
KMC
сообщение Feb 6 2012, 13:41
Сообщение #3


Частый гость
**

Группа: Свой
Сообщений: 185
Регистрация: 26-10-04
Из: Moscow, Zelenograd
Пользователь №: 987



Почти всегда подложка соединена с наименьшим (наибольшим) потенциалом в схеме для n-канальных (p-канальных) транзисторов. Обычно это потенциал земли/питания.
В некоторых аналоговых схемах иногда меняют потенциал кармана p-канальных канальных транзисторов для различных целей. Подсоединить подложку n-канальных транзисторов на что-то отличное от потенциала земли в стандартных bulk КМОП процессах (без добавления различных скрытых слоев) невозможно, так как физически P-карман всегда соеденен с подложкой p-типа. Это для случая подложки P-типа. Для подложки N-типа справедливо обратное.
Для техпроцессов со скрытым слоем/Triple well, SOI - возможно одновременное варьирование потенциалов подложек для транзисторов каждого типа проводимости.
Go to the top of the page
 
+Quote Post
Nix_86
сообщение Feb 11 2012, 15:30
Сообщение #4


Частый гость
**

Группа: Свой
Сообщений: 85
Регистрация: 7-04-11
Пользователь №: 64 200



у n-mos к "земле", у p-mos к "питанию"
Go to the top of the page
 
+Quote Post
lsvmo
сообщение Feb 13 2012, 21:02
Сообщение #5





Группа: Новичок
Сообщений: 5
Регистрация: 17-01-12
Пользователь №: 69 637



Решил не создавать новую тему.

Помогите, пожалуйста понять схему.
Схема во вложении.

Вот описание
После включения питания схемы на ее на ее вход от материнской платы подается напряжение высокого уровня (1), вследствие чего на входе компаратора (2) будет низкий уровень. Это приводит к тому что на выходе компаратора (3) будет напряжение высокого уровня и контакты реле LS1 будут замкнуты. В момент нажатия кнопки включения ПК (время tOn) контакты реле LS1 находятся в замкнутом состоянии, что не препятствует включению. В точке 1 напряжение переходит в низкий уровень, что приводит к постепенному росту напряжения на входе компаратора (2). Скорость роста определяется произведением R1C1. При достижении напряжения на входе компаратора уровня Uc (через время Т2), задаваемого соотношением сопротивлений резисторов R2 и R3, компаратор «переворачивается» что приводит к размыканию контактов реле LS1. Если к этому моменту не замкнуты контакты Разъёма замыкания и размыкания на плате- происходит отключение компьютера.

вот правильно в точках 8 и 9 указано, что провода соединены?
почему меняется выход с компаратора U2/2?
И чтобы реле LS1 было замкнуто, что должно быть на выходе компаратора, ноль или единица? (низкое или высокое напряжение)
Эскизы прикрепленных изображений
Прикрепленное изображение
 
Go to the top of the page
 
+Quote Post
xabbal
сообщение Apr 10 2012, 05:42
Сообщение #6


Участник
*

Группа: Участник
Сообщений: 53
Регистрация: 27-08-08
Из: Москва
Пользователь №: 39 856



Вероятно, в точке 8 не должно быть контакта.
Чтобы реле было "замкнуто" - работали опто-транзисторы? Тогда, конечно, на выходе компаратора должен быть 0.
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 7th August 2025 - 18:48
Рейтинг@Mail.ru


Страница сгенерированна за 0.01416 секунд с 7
ELECTRONIX ©2004-2016