Коллеги,подскажите будет ли устойчиво работать такая схема : VCXO(27mhz) - ADF4360-9(108mhz) - клок АЦП - выход DCO АЦП - FPGA - Digital PLL - вход управления VCXO? Нигде не могу найти VCXO на 108МГц,думаю как выкрутиться.
Группа: Участник
Сообщений: 82
Регистрация: 25-04-06
Пользователь №: 16 480
Функционально - сделать можно. Но если не учитывать множество специфических моментов - фазовые шумы будут большими. В оценке применимости данного решения надо исходить из требуемого SNR на частоте входного сигнала.
Две петли ФАПЧ
Dec 6 2011, 08:55
