Коллеги,подскажите будет ли устойчиво работать такая схема : VCXO(27mhz) - ADF4360-9(108mhz) - клок АЦП - выход DCO АЦП - FPGA - Digital PLL - вход управления VCXO? Нигде не могу найти VCXO на 108МГц,думаю как выкрутиться.
Группа: Участник
Сообщений: 82
Регистрация: 25-04-06
Пользователь №: 16 480
Функционально - сделать можно. Но если не учитывать множество специфических моментов - фазовые шумы будут большими. В оценке применимости данного решения надо исходить из требуемого SNR на частоте входного сигнала.
Группа: Участник
Сообщений: 406
Регистрация: 22-05-11
Из: Москва
Пользователь №: 65 195
_Anatoliy Могу высказать осторожное дилетантское мнение, что если полоса (и быстродействие) аналовой ФАПЧ будет много больше, чем цифровой ФАПЧ (например, в 100 раз), и не допущено никаких косяков с расчетом петлевых фильтров, то будет работать.