Stratix IV GT,11.3-Gbps Transceivers, Кто использовал в своих проектах? Опции

[DuHast]

Есть задача: в ПЛИС завести поток со скоростью около 10Gbps, как-то обработать его (допустим, для определенности, наложить сктемблер) и выдать наружу без изменения скорости.

В Stratix IV для реализации этих задачь есть 11.3-Gbps Transceivers, которые конфигурируются с помощью мегафункции ATLGX. Но у меня не получилось сформировать выходной поток на частоте синхронной с частотой входного потока. Более того, я пришел к выводу, что это
невозможно.
Прошу подтвердить или опровергнуть мои предположения.

P.S.: всех с наступающим Новым Годом!!!

[cioma]

Пусть специалисты меня поправят, но я не вижу необходимости в синхронизации опорных частот входного и выходного потоков. Техническая (не)возможность реализации такого в гигабитных трансиверах FPGA - отдельный вопрос.
Как я понимаю, главное, чтобы задержка данных в FPGA была не более определенного предела, так?

[DuHast]

Пусть специалисты меня поправят, но я не вижу необходимости в синхронизации опорных частот входного и выходного потоков. Техническая (не)возможность реализации такого в гигабитных трансиверах FPGA - отдельный вопрос.
Как я понимаю, главное, чтобы задержка данных в FPGA была не более определенного предела, так?

Все зависит от задачи. Допустим вам надо наложить скремблер на входной поток и выдать его наружу. Что будет если входной и выходной потоки будут,пусть и не значительно, отличаться по скорости(т.е. будут не синхронны)? А вот задержка в этом случае совершенно не важна.

[des00]

Что будет если входной и выходной потоки будут,пусть и не значительно, отличаться по скорости(т.е. будут не синхронны)?

что мешает поставить деджиттер на памяти + VCXO ?

ЗЫ. ну или на худой конец сделать все в цифре, заменив джиттер на вандер?

[DuHast]

что мешает поставить деджиттер на памяти + VCXO ?

Я что-то Вас не совсем понял. Поставить куда? Мне данные надо обработать в ПЛИС, скорость данных около 10Gbps, для того чтобы завести и вывести в ПЛИС такой поток в самой ПЛИС есть высокоскоростной приёмопередатчик с определённой структурой и настройками, частоты для формирования выходного потока формируются в этом приемопередатчике.
И как к этому приемопередатчику прилепить деджиттер на памяти + VCXO ?

[DuHast]

И как к этому приемопередатчику прилепить деджиттер на памяти + VCXO ?

Вобщем-то я понял что вы имели в виду, но у меня уже на столе лежит готовая плата и меня интересует вопрос именно настройки трансиверов входящих в состав Стратикса.

Если я вас правильно понял, вы пишете Значит на приеме, у вас получается асинхронный поток, на частоте более высокой чем частота входного потока с сигналами enable (корку не смотрел, сужу по вашим словам). Такие потоки я называю потоками с цифровым джиттером. Чтобы из него сделать равномерный синхронный поток, нужно взять ГУН и запетлевать к символьной/битовой частоте асинхронного потока. После этого вы получите нужный вам синхронный поток, с частотой == частоте потока. Метод, часто используемый в сетях передачи данных.

Немного не так, но вариант с ГУН подошел бы, если бы на плате или в ПЛИС был этот самый ГУН.