Загрузка ПЛИС, Не грузится ПЛИС с флешки Опции

[Aleksandr_KPI]

Здравствуйте.

Подскажите где еще искать причину неисправности при загрузке ПЛИС. На рисунке изобразил схему соединений для ПЛИС, МК, флешки. Должно работать так: МК анализирует сигнал Done c ПЛИС, если он "0" выдает сигнал загрузки Program (нулевой импульс). Схема зависает на процессе: Done всегда ноль, Program - меандр. Проверил: входную частоту для ПЛИС, питание ПЛИС, питание флешки, сигнал CCLK флеш все есть, на Dout флешки наблюдаю постоянный поток импульсов-данных, переменный сигнал на OE/RES. Все прозвонил и просмотрел под микроскопом, должно работать.

Заранее благодарю за советы.

Эскизы прикрепленных изображений

 

[Aleksandr_KPI]

Последовательные режимы конфигурации
Существует два вида последовательного режима конфигурирования:
• Ведущий последовательный, при котором загрузкой управляет микросхема FPGA и её контакт CCLK является выходом, то есть источником синхросигнала для внешней памяти, где
хранится конфигурационный файл
• Подчиненный последовательный, при котором загрузкой управляет внешнее устройство (Микропроцессор, CPLD, другая FPGA и т.д.). Контакт CCLK при этом является входом.
В обоих случаях за один такт CCLK загружается 1 бит конфигурационных данных. Первым загружается старший бит конфигурационного байта данных

Реализован ведущий последовательный режим так как CCLK ПЛИС является выходом.

Подача меандра на PROGRAM это что-то новое... В даташите написано иное про PROGRAM

Написано: Program - Initiates a configuration sequence when asserted Low. Если абстрагироваться от данного случая и рассмотреть схему из Datasheet. Правильно ли я тогда понимаю, что при логическом нуле на входе Program, очищается конфигурационная память ПЛИС, что является началом процесса конфигурации?

На мой взгляд (как я его понимаю) процесс/последовательность конфигурирования идет следующим образом (см вложение), у Вас иначе - управляется ж микропроцессором ... Опишите его... Для сведения для реконфигурирования нужно подать логический ‘0’ на контакт PROGRAM на время не меньшее 300 нс.

Опишу чуть позже, сейчас в процессе осмысления....

Покажите, где сказано, что можно/нужно подавать подтяжку от 5В?

Нигде не сказано и очевидно не нужно.

Из ссылки выше:

Процесс конфигурирования очень прост.

Линию порта nCONFIG опускаем в "0", ждем когда nSTATUS опустится в "0". Затем поднимаем nCONFIG и ждем пока nSTATUS не станет "1". После этого вся внутренняя конфигурационная память FPGA полностью сбросилась и FPGA перешла в режим конфигурирования.

Затем на линию DATA синхронно с клоком DCLK выставляются побитно данные. Младший бит идет первым. Загрузка данных продолжается до тех пор пока CONF_DONE не станет "1". С этого момента конфигурация ПЛИС завершена, загрузку прошивки можно прекратить.

Линия INIT_DONE показывает когда закончена инициализация ПЛИС загруженной программой прошивки. Этот порт опционален. Можно не использовать, если знание готовности работы ПЛИС не критично.

Я так понимаю у Altera nCONFIG, это у Xilinx Program, повторюсь, что же опускает в ноль линию nCONFIG? Флешь?