Хочу посчитать максимальное время в тактах мк входа в прерывание для Xmega64A1 с внешней SRAM. SRAM в режиме LPC с 2-мя cycles wait state.
Считаю так: 4 t - самая длинная команда CPU. 5 t - PC -> стек. (стек во внутренней SRAM) 3 t - JMP на обработчик ------------------------------- Итого 12 тактов. Поправте если не прав.
Решил вопрос проще. Зациклил SBI-LDS-CBI и наблюдал осциллом частоту. Получилось: LDS внутренней RAM - 3 такта LDS внешней SRAM (LPC 3 - Port ALE1 CS) без ws - аж 7 тактов !!!!!!! Этож чёж так много? я в шоке
Xmega64A1, Время входа в прерывание
Jan 25 2012, 20:49
