Группа: Участник
Сообщений: 5
Регистрация: 27-02-10
Пользователь №: 55 708
Есть отладочная плата: http://www.altera.com/education/univ/mater...nano-board.html где все I/O Banks запитаны 3.3V. Возможно ли как то реализовать LVDS интерфейс если согласно даташиту используемые при этом банки должны быть запитаны 2.5V ?
Сообщение отредактировал sppol - Feb 8 2012, 15:47
Ну, можно квартус обмануть и написать ему, что банк запитан на 2.5В, и вдуть ему туда LVDS. Но это, конечно, против правил. Хотя скорее всего ничего страшного не будет, потребление вырастет, но при небольшом числе LVDS это не так уж и страшно. Хуже, если там в банке живут всякие конфигурационные пины. Квартус может обидеться, и не захотеть переходить на 2.5В из-за них.
Реализация LVDS при питании 3.3V, CycloneIV
Feb 8 2012, 15:12
Но это, конечно, против правил. Хотя скорее всего ничего страшного не будет, потребление вырастет, но при небольшом числе LVDS это не так уж и страшно. Хуже, если там в банке живут всякие конфигурационные пины. Квартус может обидеться, и не захотеть переходить на 2.5В из-за них.
