Есть отладочная плата:
http://www.altera.com/education/univ/mater...nano-board.html
где все I/O Banks запитаны 3.3V. Возможно ли как то реализовать LVDS интерфейс если согласно даташиту используемые при этом банки должны быть запитаны 2.5V ?

LVDS интерфейс оперирует разницей уровней на N и P выводах (дифференциальным напряжением), поэтому возможно реализовать (хотя конечно это неправильно).

Например на Spartan-6 в DC характеристиках (ds162.pdf) LVDS_25, LVDS_33 идут одной строкой VL = 1.25 – 0.125 B, VH = 1.25 + 0.125.

Посмотрите подобные параметры на микросхему которую хотите подсоединять и на ПЛИС.

Я вам буду очень признателен, если вы еще расскажете как. Конкретно что и как в Квартусе надо настроить, чтобы он в 3.3 банке сконфигурировал LVDS.

Скажите ему что там 2,5В

Ну, можно квартус обмануть и написать ему, что банк запитан на 2.5В, и вдуть ему туда LVDS. Но это, конечно, против правил. Хотя скорее всего ничего страшного не будет, потребление вырастет, но при небольшом числе LVDS это не так уж и страшно. Хуже, если там в банке живут всякие конфигурационные пины. Квартус может обидеться, и не захотеть переходить на 2.5В из-за них.

Самое главное что-бы у вас _N и _P в правильном месте были (на одном буфере)! Может в этом и проблемма?

У нас ребята также накосячили на Virtex5 и тоже пришлось ISE обманывать.
Но ничего вроде летает на самолёте с 1.1ГБит/c через LVDS от 3.3Вольт.