Есть отладочная плата:
http://www.altera.com/education/univ/mater...nano-board.htmlгде все I/O Banks запитаны 3.3V. Возможно ли как то реализовать LVDS интерфейс если согласно даташиту используемые при этом банки должны быть запитаны 2.5V ?
Сообщение отредактировал sppol - Feb 8 2012, 15:47