реклама на сайте
подробности

 
 
> Исследование чувствительности к ТЗЧ, кому нужно?
Sanyao
сообщение Jan 11 2012, 09:08
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 236
Регистрация: 4-07-05
Из: Подмосковье
Пользователь №: 6 521



Товарищи, наша контора занимается испытаниями электронных компонентов на воздействие ТЗЧ. Предварительно, сеансы испытаний планируются в апреле, июне-июле, ноябре. Технологический срок подготовки изделия к испытаниям - 1...2 месяца от поступления изделия к нам.
Если есть интерес к данному виду испытаний - спрашивайте.
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
Sanyao
сообщение Feb 11 2012, 07:23
Сообщение #2


Местный
***

Группа: Свой
Сообщений: 236
Регистрация: 4-07-05
Из: Подмосковье
Пользователь №: 6 521



Цитата(orion_64 @ Feb 9 2012, 00:56) *
есть такая потребность - дайте контакт куда обращаться

Полагаю, из-за малого количества сообщений личка у Вас не работает. Напишите мне на мейл sanyao@bk.ru примерно чего Вам необходимо и свои контакты. Тогда подробнее обсудим, наверное даже при личной встрече.


Цитата(ys05 @ Feb 9 2012, 19:47) *
Еще интересно, результаты в физических величинах или в у.е. 7К9-7К12 ?

Все результаты, что в физических, что в у.е., являются собственностью заказчика, поэтому здесь их приводить было бы с моей стороны, по меньшей мере, некорректно.
Скажу так:
для обычных ацп-цап пороговые ЛПЭ по отказам/тиристорным эффектам ориентировочно в диапазоне 5...30 МэВ/(мг/см2) [Si]
для Flash по тиристорному эффекту пороговые ЛПЭ высокие, обычно более 60, однако даже на меньших ЛПЭ есть неприятности с эффектами "функционального прерывания" (SEFI), встречаются катастрофические отказы.
Для ОЗУ - очень разнообразное поведение, включая тиристорные эффекты (при лпэ от 20-30), сбои (SEU), множественные сбои.

По результатам испытаний, в зависимости от требований заказчика и вида испытаний (контрольные, определительные), обычно определяются пороговые ЛПЭ эффектов, сечения насыщения, вероятность или частота сбоев/отказов на заданной орбите при заданных параметрах защиты.

PS Часто приходят на испытания микросхемы которые уже стоят в готовой аппаратуре. По результатам испытаний они не проходят, вот тогда у разработчика и начинается головная боль - как защитить и как парировать все эти отказы. Все это выливается во всеобщее недовольство и бумажную волокиту, ведь схемы защиты тоже надо проверять sm.gif. Так что если интересует какая то конкретная микросхема, можем обсудить что в ней вообще может быть, и чего опасаться разработчику.
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 25th August 2025 - 10:09
Рейтинг@Mail.ru


Страница сгенерированна за 0.01388 секунд с 7
ELECTRONIX ©2004-2016