передать 100-200 МГц через разъём типа PLD Опции

[Digi]

Делаю модуль АЦП 10 бит, 100 МГц , в дальнейшем планирую поднять до 200.
Соединять модуль с платой обработки планирую через разъём PLD. Возник вопрос, а будет ли это нормально работать на этой частоте? Выход АЦП не дифференциальный, 3.3 В. Расстояние от АЦП до разъёма 20мм, от разъема до ПЛИС 30-40 мм. Волновое сопротивление проводников около 120 ом. Емкость проводника около 2.5пф. Нормально ли дойдет сигнал до ПЛИС ? Нужно ли по выхолам АЦП предусмотреть последовательные резисторы? Нужно ли ставить терминаторы у ПЛИС?
Как лучше расположить сигналы на разъёме подряд, или один ряд, например черный - земля, а нечетный - сигналы ?

[Pathfinder]

Буфер же избавляет от этой проблемы, кроме того дифф. выход буфера имеет очень маленькое время переключения (длительность фронта), что существенно облегчает прием данных на высоких скоростях, где каждая наносекунда на дороге не валяется...

С точки зрения АЦП нет разницы, нагружены ли его выходы на входы FPGA или входы буфера, поскольку входные ёмкости у обоих примерно одинаковы.
С точки зрения бюджета синхронизации буфер является ещё одним элементом, который этот бюджет уменьшает, поскольку у него тоже есть разброс задержек и собственный джиттер.
С точки зрения надёжности, энергопотребления и стоимости, чем меньше компонентов, тем лучше.
Что касается скорости нарастания, то она должна быть не больше, чем требуется, поскольку по мере её роста расширяется диапазон частот, в котором должна работать линия передачи, увеличиваются перекрёстные помехи, а с точки зрения АЦП ухудшается SINAD.
Кстати, 200 МГц АЦП часто имеют LVDS выход.