Конверсия FPGA в ASIC, Как сделать это эффективно и относительно дешево Опции

[v_mirgorodsky]

Доброго времени суток,

Есть дизайн крипто-сопроцессора в Spartan6 LXT150 FPGA. В чипе 180 тысяч логических блоков и триггеров. Дизайн использует около 90% ресурсов. Как перевести эти цифры в гейты - не знаю. Из самой быстрой FPGA удается отжать частоту порядка 250 мегагерц, вендор X согласился продавать микросхемы немногим дешевле их розничной цены на Digi-Key, что практически убило возможность успешного коммерческого использования девайса на этом чипе. В качестве выхода из сложившейся ситуации рассматривается переход на ASIC. Ожидается, что тактовая частота будет не хуже 450 мегагерц, а стоимость готового чипа сравнимого объема не выше $15 в партиях до 10 тысяч штук.

В качестве варианта рассматривается eASIC. У них там есть некая акция вида - $45к - 45nm - 45 девайсов на выходе. Это предложение включает полный цикл НРЕ и 45 самплов на выходе. К сожалению, опыта проектирования ASIC у меня нет совсем. Есть значительный опыт проектирования FPGA, но здесь он применим слабо. Хотелось бы понять, какие трудности ожидают на этом пути, реальны ли частоты и цены на чипы и с чего надо начинать.

Заранее, спасибо всем

[zzzzzzzz]

http://electronix.ru/forum/index.php?showtopic=85660

Понятно более-менее.
Речь, по сути, идет о RF MIX ASIC с большущим креном именно в аналог ВЧ.
Цифра в вашем FPGA отступает на второй план.
Большая работа.
Я сейчас окунаться не стану, пардон.

Может, здесь найдёте общий язык:
http://milandr.ru/index.php?mact=Products,...nt01returnid=68

Эта тематика у них представлена в серии 1508, как минимум. И с заказчиками таких штучек они, вероятно, в контакте.

Удачи!

[Vitaly_K]

http://electronix.ru/forum/index.php?showtopic=85660

Понятно более-менее.
Речь, по сути, идет о RF MIX ASIC с большущим креном именно в аналог ВЧ.
Цифра в вашем FPGA отступает на второй план.
Большая работа.
Я сейчас окунаться не стану, пардон.

Удачи!

Не совсем так. Понятно, что результат будет зависеть, практически полностью, от аналоговой части, т.е. от ЦАП. Но эту работу в Analog Devices ведёт некто David Crook, признанный лидер в разработках синтезаторов DDS, где так же главное – ЦАП. Т.е. проблем в этой части проекта нет. А вот с цифровой частью – суть то, что находится у нас в FPGA – получается неприятность. Работа неплановая, и ему надо уговорить «цифровиков» сделать эту часть помимо их прямых обязанностей. Процесс может затянуться надолго. Вот я и подумал, а не проще ли будет найти специалистов у нас. У Дэвида есть собственный бюджет, которым он распоряжается по своему усмотрению. Для меня сейчас главное – выяснить, возьмётся ли кто-либо из наших сделать эту работу и за какие деньги. Тогда я предложу этот вариант Дэвиду. Тут ведь есть не только возможность случайного заработка, но и перспектива сотрудничества с ADI в их разработках.

[zzzzzzzz]

Не совсем так. Понятно, что результат будет зависеть, практически полностью, от аналоговой части, т.е. от ЦАП. Но эту работу в Analog Devices ведёт некто David Crook, признанный лидер в разработках синтезаторов DDS, где так же главное – ЦАП. Т.е. проблем в этой части проекта нет. А вот с цифровой частью – суть то, что находится у нас в FPGA – получается неприятность. Работа неплановая, и ему надо уговорить «цифровиков» сделать эту часть помимо их прямых обязанностей. Процесс может затянуться надолго. Вот я и подумал, а не проще ли будет найти специалистов у нас. У Дэвида есть собственный бюджет, которым он распоряжается по своему усмотрению. Для меня сейчас главное – выяснить, возьмётся ли кто-либо из наших сделать эту работу и за какие деньги. Тогда я предложу этот вариант Дэвиду. Тут ведь есть не только возможность случайного заработка, но и перспектива сотрудничества с ADI в их разработках.

Какой Вы загадочный, оказывается.
Это серьёзно меняет расклад.
Узнавайте, дадут ли ADI стороннему разработчику PDK на выбранный (у себя) техпроцесс. Под NDA.
Можно даже без SCL, её можно нарисовать под тот базис, который Вы использовали в своем проекте.
Он, насколько я догадался, структурный и не синтезабельный. А при таком подходе можно будет сделать подстановку новых ячеек вместо фпга-шных и синтезировать топологию.
Если дадут, то можно подумать еще раз.

ПС. Если я, конечно, правильно понял, и Ваш Дэвид делает аналоговую часть. А "наш разработчик" сделает цифровой модуль как IP в чип Дэвида.

[Vitaly_K]

ПС. Если я, конечно, правильно понял, и Ваш Дэвид делает аналоговую часть. А "наш разработчик" сделает цифровой модуль как IP в чип Дэвида.

Вы правильно поняли.


Кажется, вопросов я получил достаточно, чтобы обратиться к ADI с предложением. Не хватает только ответа на мой вопрос: сколько работа будет стоить? Существенно ли дешевле у НАС, чем у НИХ? Может ли кто-нибудь назвать конкретную цифру? Желательно также знать примерный срок исполнения, естественно, после подписания NDA и получения от ADI всех необходимых материалов для разработки.