Конверсия FPGA в ASIC, Как сделать это эффективно и относительно дешево Опции

[v_mirgorodsky]

Доброго времени суток,

Есть дизайн крипто-сопроцессора в Spartan6 LXT150 FPGA. В чипе 180 тысяч логических блоков и триггеров. Дизайн использует около 90% ресурсов. Как перевести эти цифры в гейты - не знаю. Из самой быстрой FPGA удается отжать частоту порядка 250 мегагерц, вендор X согласился продавать микросхемы немногим дешевле их розничной цены на Digi-Key, что практически убило возможность успешного коммерческого использования девайса на этом чипе. В качестве выхода из сложившейся ситуации рассматривается переход на ASIC. Ожидается, что тактовая частота будет не хуже 450 мегагерц, а стоимость готового чипа сравнимого объема не выше $15 в партиях до 10 тысяч штук.

В качестве варианта рассматривается eASIC. У них там есть некая акция вида - $45к - 45nm - 45 девайсов на выходе. Это предложение включает полный цикл НРЕ и 45 самплов на выходе. К сожалению, опыта проектирования ASIC у меня нет совсем. Есть значительный опыт проектирования FPGA, но здесь он применим слабо. Хотелось бы понять, какие трудности ожидают на этом пути, реальны ли частоты и цены на чипы и с чего надо начинать.

Заранее, спасибо всем

[zzzzzzzz]

Ну, представьте себя на месте ASIC-дизайнера. Что ему нужно знать?
Синтезабельность кода.
Размер схемы в гейтах (например, в двухвходовках).
Требования по скорости, потреблению, (стойкости?).
Что это, вообще, такое - насколько регулярная структура.
Нужна ли память и какая.
Какие интерфейсы нужны.
Корпус какой нужен.
Что с тестированием чипа?
Приемка как планируется.
Как видите взаимодействие и орг. вопросы с разработчиком.

И т.д.

Чем детальнее поставите задачу, тем конкретнее будут ответы.

[Vitaly_K]

Ну, представьте себя на месте ASIC-дизайнера. Что ему нужно знать?
Синтезабельность кода.
Размер схемы в гейтах (например, в двухвходовках).
Требования по скорости, потреблению, (стойкости?).
Что это, вообще, такое - насколько регулярная структура.
Нужна ли память и какая.
Какие интерфейсы нужны.
Корпус какой нужен.
Что с тестированием чипа?
Приемка как планируется.
Как видите взаимодействие и орг. вопросы с разработчиком.

И т.д.

Чем детальнее поставите задачу, тем конкретнее будут ответы.

Относительно структуры микросхемы, то, как мне кажется, ответы на соответствующие вопросы можно получить, раскрыв проект в IDE Libero. В этой программе он был создан, она бесплатная. Комплект файлов в формате v и vhd могу представить.
По поводу скорости понятно, что чем выше, тем лучше, но хотелось бы знать, чего это будет стоить. Аналогично, о потреблении, только наоборот: чем ниже, тем лучше.
Об изготовлении чипа речь не идёт. Методика проверки готового проекта (это для приёмки) должна быть предложена разработчиком и согласована с заказчиком (мною).
Орг. вопросы будем решать с исполнителем, если таковой найдётся.
Спасибо.

[yes]

Относительно структуры микросхемы, то, как мне кажется, ответы на соответствующие вопросы можно получить, раскрыв проект в IDE Libero. В этой

в либеро (вернее в дизайнере) можно кликнуть tools/report/status получившийся файл можно выложить сюда
v и vhd это все-таки интелектуальная собственность, так запросто их раздавать......

но судя по тому что либеро бесплатный, значит используете очень маленькую ПЛИС
ну и 200МГц, это на ProaASIC3? мне верится с трудом, по моим ощущениям, это чисто регистр-регистр, без всякой логики да и то сомневаюсь

у Актела ПЛИСы не особо популярны в широких массах, да и структура у них нетиповая. поэтому так оценить вряд ли что-то удасться.
но впечатление, что по меркам АЗИКа цифровая часть ничтожна

--------

upd: читал снизу вверх, поэтому пропустил "Проект выполнен на a3p125 фирмы Actel". но понял верно и про 200МГц все-таки как-то неожидано

[Vitaly_K]

в либеро (вернее в дизайнере) можно кликнуть tools/report/status получившийся файл можно выложить сюда
v и vhd это все-таки интелектуальная собственность, так запросто их раздавать......

но судя по тому что либеро бесплатный, значит используете очень маленькую ПЛИС
ну и 200МГц, это на ProaASIC3? мне верится с трудом, по моим ощущениям, это чисто регистр-регистр, без всякой логики да и то сомневаюсь

у Актела ПЛИСы не особо популярны в широких массах, да и структура у них нетиповая. поэтому так оценить вряд ли что-то удасться.
но впечатление, что по меркам АЗИКа цифровая часть ничтожна

--------

upd: читал снизу вверх, поэтому пропустил "Проект выполнен на a3p125 фирмы Actel". но понял верно и про 200МГц все-таки как-то неожидано

В Либеро этот report не в status а в timer. Прилагаю. Тактовые частоты FR и FC (опора и сигнал). Прилагаю также тот же report, но переведенный в формат doc, чтобы легче увидеть, что указанные тактовые частоты и есть порядка 200 МГц, там я эти места выделил жирным и красным.
Программа Либеро бесплатная независимо от объёма FPGA.
Что касается ничтожности цифровой части, то это идёт в плюс предлагаемой структуре. Спасибо за высокую оценку.
PS: В формате rpt файл не загружается.

Сообщение отредактировал Vitaly_K - Mar 12 2012, 14:13

Прикрепленные файлы

 Timer.doc ( 103.18 килобайт ) Кол-во скачиваний: 165

 

[yes]

Программа Либеро бесплатная независимо от объёма FPGA.

зачем спорите, если не знаете?
http://www.actel.com/products/software/libero/default.aspx
табличка "Device support"
старшие актеловские плисы тира A3PE3000 (которые сравнимы с ПЛИС из семейств Циклон/Спартан Альтеры/Ксайлинса, и их можно назвать "средними") не поддерживаются в бесплатном GOLD

вордовский документ содержит то ли вирусы, то ли какие-то макросы, куда-то по сети пытается полезть
лучше выкладывать в тексте

в отчете присутствуют куча derived тактов, с делителей (я не знаю структуры проекта). так никто не запретит, но это ес-сно дополнительный гемморой в АЗИКе

"ничтожный" в моем ответе не носит характер оскорбления, а означает, что очень маленький

--------------------

если с АЗИКом что-то не получится - посмотрите на ПЛИС Стратиксы/Виртексы может там сумеете поднять частоты в два-три раза