Я вообще не понимаю с чего весь сыр-бор... Что должно быть на плате, чтобы нужны были 6+ сигнальных слоев. Это при параметрах 0.1/0.1мм дает плотность 30 трасс/1мм. Покажите мне коннектор, у которого такая плотность сигнальных контактов и который
требует такого кол-ва слоев для отвода сигналов.
ДДР3. Память, быстрая, мелкая, немного специфичная в констрейнах(требует учета Pin Delay), но в остальном просто память. Для трассировки необходимо минимум 2 слоя(Топ и Боттом), т.е. в общем 4-х слойного дизайна. Комповые планки памяти делают на 4-х сигнальных - всего 6-ти слойка у них получается. Даже для 2-стороннего несимметричного дизайна больше 12 слоев не получается. Но 16?! С какого перепугу, извините?